



Title	IDDQを用いたVLSI故障診断に関する研究
Author(s)	真田, 克
Citation	大阪大学, 2000, 博士論文
Version Type	VoR
URL	<a href="https://doi.org/10.11501/3169449">https://doi.org/10.11501/3169449</a>
rights	
Note	

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名	眞田	克
博士の専攻分野の名称	博士(工学)	
学位記番号	第15486号	
学位授与年月日	平成12年3月24日	
学位授与の要件	学位規則第4条第1項該当	
	工学研究科情報システム工学専攻	
学位論文名	I <sub>DDQ</sub> を用いたVLSI故障診断に関する研究	
論文審査委員	(主査) 教授 藤岡 弘	
	(副査) 教授 村上 孝三 教授 白川 功 教授 西尾章治郎 教授 薦田 憲久 教授 下條 真司	

### 論文内容の要旨

本論文はI<sub>DDQ</sub>を用いたVLSI故障診断に関する一連の研究をまとめたもので、6章から構成されている。

第1章は序論であり、本研究の背景、目的ならびに工学上の意義、および関連分野における本研究の位置付けについて述べ、また本論文の構成を説明している。

第2章では、CMOS論理回路における論理の静的動作状態での電源電流、すなわちI<sub>DDQ</sub>に関して概説している。まず、I<sub>DDQ</sub>とその異常現象に関して説明し、I<sub>DDQ</sub>異常を伴う故障モードに関して解析事例を交えて説明している。次にI<sub>DDQ</sub>のVLSIの評価および解析への適用状況を示し、これらの適用を踏まえたVLSIの故障診断に対する基本的な考え方を述べている。

第3章では、回路に起因した故障箇所を特定するための、回路ブロックを診断単位とする診断方式を提案している。まず診断コンセプトを説明した後、診断データとなるブロックの入力論理およびI<sub>DDQ</sub>異常を伴うテストベクタ番号の抽出方式に関して述べている。次に、特定したブロック内の故障箇所を絞り込む方式について述べている。最後に、この方式をVLSI実デバイスに適用し、その有効性を示している。

第4章では、レイアウトに起因した故障箇所を特定するための、レイアウトブロックを診断単位とする診断方式を提案している。まず診断コンセプトを説明した後、レイアウトブロック内の回路ブロックと配線を特定し診断データとして抽出する方式に関して述べている。次に、配線短絡故障の診断方式に関して示し、その後、短絡配線を特定する方式について述べている。最後に、この方式をVLSI実デバイスに適用し、その有効性を示している。

第5章では、VLSI内部の故障箇所を絞り込む統合化システムの構築について述べている。まずハードウェア構成を説明した後、ソフトウェア構成について述べている。つぎに、このシステムをロジックVLSI製造工程における欠陥検出フローに組み込み、故障箇所検出に適用した例を挙げ、その有効性を示している。

第6章では、本研究で得られた成果をまとめ、また、今後の課題について述べている。

### 論文審査の結果の要旨

本論文は、I<sub>DDQ</sub>を用いたVLSI故障診断に関する新しい手法を提案し、この手法をVLSI実デバイスに適用した一連

の研究をまとめたものである。得られた主な成果は次の通りである。

- (1) 回路ブロックの入力論理情報と  $I_{DDQ}$  異常を伴うテストベクタ番号情報を与えて、回路ブロック内の故障箇所を特定する手法を提案し、 $0.5 \mu m$  ルールで設計された 3 層配線構造を有する 100k ゲート規模の VLSI デバイスの故障診断に適用し、この方式が故障箇所の特定に有効であることを明らかにしている。
  - (2) レイアウトブロック内の回路ブロック入力論理情報、配線論理情報および  $I_{DDQ}$  異常を伴うテストベクタ番号情報を与えて、レイアウトブロック内の配線短絡箇所を特定する手法を提案し、 $0.35 \mu m$  ルールで設計された 3 層配線構造を有する 650k ゲート規模の VLSI デバイスの故障診断に適用し、この方式が配線短絡箇所の特定に有効であることを明らかにしている。
  - (3) 回路ブロックを診断単位として故障箇所を特定する診断方式と、レイアウトブロックを診断単位として配線短絡箇所を特定する診断方式を実装した  $I_{DDQ}$  故障診断統合化システムを構築している。また、この故障診断システムを外観検査装置で複数個の異常が検出された、 $0.35 \mu m$  ルールで設計された 3 層配線構造を有する 650k ゲート規模の VLSI デバイスに適用し、このシステムが VLSI 故障診断に有効であることを明らかにしている。
- 以上のように、本論文は  $I_{DDQ}$  を用いた VLSI 故障診断に関して多くの新しい知見を含んでおり、情報システム工学の発展に寄与するところが大きい。よって本論文は、博士論文として価値あるものと認める。