

Title	BiCMOS技術による低電圧メモリ回路構成法に関する研 究
Author(s)	道関,隆国
Citation	大阪大学, 1995, 博士論文
Version Type	VoR
URL	https://doi.org/10.11501/3106827
rights	
Note	

The University of Osaka Institutional Knowledge Archive : OUKA

https://ir.library.osaka-u.ac.jp/

The University of Osaka

B i CMOS技術による低電圧メモリ回路 構成法に関する研究

1995年度

道関隆国

目 次

1.1 BiCMOS技術の開発経緯・・・・・・・・・・・・・・・・・・・・・・・
1.2 BiCMOSメモリ技術の開発経緯・・・・・・・・・・・・・・・・・・4
1.3 BiCMOS技術による低電圧メモリ回路の研究経緯と本研究の位置付け・・・6
1.4 本研究の目的および課題・・・・・・・・・・・・・・・・・・・・・・・・10
1.5 本論文の構成・・・・・・・・・・・・・・・・・・・・・・・・・・・・・11
2. BiNMOS論理ゲートによるメモリ構成法
2.1 まえがき・・・・・・・・・・・・・・・・・・・・・・・・・・・・・13
2.2 B i CMOS論理ゲートを用いたメモリ構成・・・・・・・・・・・13
2.3 低電圧化によるBiCMOS論理ゲートの問題点 ・・・・・・・・・・15
2.4 BiNMOSインバータ構成法・・・・・・・・・・・・・・・・・・22
2.4.1 BiNMOSインバータと遅延時間の電源電圧依存性・・・・・・・ 22
2.4.2 B i NMOSインバータ設計法・・・・・・・・・・・・・・・ 25
2.5 B i NMOS論理ゲート構成法・・・・・・・・・・・・・・・・・28
2.6 まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・30
3. B i NMOSドライバ回路構成法
3.1 まえがき・・・・・・・・・・・・・・・・・・・・・・・・・・・・・31
3.2 B i NMOSインバータを用いたドライバ回路構成法・・・・・・・・31
3.3 フィードフォワード形B i NMOSドライバ回路構成法 ・・・・・・・・3 7
3.3.1 回路構成・・・・・・・・・・・・・・・・・・・・・・・・・・・ 3 7
3.3.2 遅延時間の負荷容量依存性・・・・・・・・・・・・・・・・・・・・ 3 7
3.3.3 遅延時間の配線長依存性・・・・・・・・・・・・・・・・・・・・・・ 4 0
3.4 試作および評価・・・・・・・・・・・・・・・・・・・・・・・・・・ 4 7

· 51

٠

. . . .

.

3.5 まとめ・

4. ECL-CMOSメモリ構成法

4.1	ま;	えが	き・	•	•	•	•	••	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	.•	•	•	٠	•	•	•	•	•	5	2
4.2	E (CL	回路	と	メィ	E IJ	リ柞	冓成	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	5	2
4.3	レ	ベル	変換	方	式の	٥Ŀ	七車	交・	•	•	•	•	•	•	•	•	•	•	• .	•	•	•	•	•	•	•	•	•	•	•	•	•	•	5	5
4.	3.1	遅延	5時間	間の)比	較	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	5	5
4.:	3.2	消費	電	布 σ)比	較	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•				•	•	•	•	•	• .	•	5	7
4.4	電	原変	換方	式	のĿ	上車	交	• •	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	6	1
4.	4.1	V s	s昇	E 王	方式	もち	2 1	V D	D₿	<u>条</u>	ΞŻ	方:	式	•	•	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	•	6	1
4.4	4.2	Вi	CN	ИC) S	デ	バ	イン	ス柞	斠	戓	•	•	•	•	•	•	•	•	•	•	•	•			•			•	•	•	•	•	6	3
4.5	まる	とめ	••	•	•	• •	•	••	•	•	•	•	•	•	•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	6	8

5.1 \pm	; 9
5.2 選択回路の構成法・・・・・・・・・・・・・・・・・・・・・・・・・・・・	; 9
5.2.1 プリデコーダ回路の構成法・・・・・・・・・・・・・・・・・・ 7	' 1
5.2.2 メインデコーダ回路の構成法・・・・・・・・・・・・・・・・・ 7	76
5.2.3 ワードドライバ回路の構成法・・・・・・・・・・・・・・・・・・ 8	30
5.2.4 選択回路の性能比較・・・・・・・・・・・・・・・・・・・・・・・・ 8	33
5.3 読出し回路の構成法・・・・・・・・・・・・・・・・・・・・8	\$ 4
5.3.1 マルチプレクサ回路の構成法・・・・・・・・・・・・・・・・・・ 8	35
5.3.2 センスアンプ/出力バッファ回路の構成法・・・・・・・・・・ 8	8
5.3.3 読出し回路の性能比較・・・・・・・・・・・・・・・・・・・・・・ 9) 2
5.4 Vss発生回路の構成法・・・・・・・・・・・・・・・・・・・・・・ 9) 3
5.4.1 定電流源の構成法・・・・・・・・・・・・・・・・・・・・・・・・ 9	3
5.4.2 Vss発生回路における電流源の構成法・・・・・・・・・・・・9	5
5.5 まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・· · · · ·	8 (

6. 低電圧バイポーラ周辺回路構成法

6.1 まえがき・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	99
6.2 バイポーラ分割ワード線構成法・・・・・・・・・・・・・・・・・・・・・・・	99
6.3 デコーダ回路の構成法・・・・・・・・・・・・・・・・・・・・・・1	01
6.3.1 プリデコーダ回路の構成法・・・・・・・・・・・・・・・・・ 1	01
6.3.2 メインデコーダ回路の構成法・・・・・・・・・・・・・・・・・・ 1	05
6.3.3 セクション・デコーダ回路の構成法・・・・・・・・・・・・・ 1	09
6.4 バイポーラ分割ワード線構成を用いた選択回路の性能・・・・・・・・1	13
6.5 まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・1	15

7. 低電圧CMOSメモリセル設計法

7.1 まえがき・・・・・・・・・・・・・・・・・・・・・・・・・・・・11	6
7.2 ノイズマージン評価法・・・・・・・・・・・・・・・・・・・・・・・1 1	6
7.2.1 読出しマージン評価法・・・・・・・・・・・・・・・・・・・・・・ 11	7
7.2.2 書込みマージン評価法・・・・・・・・・・・・・・・・・・・・・・ 1 1	7
7.3 微細MOSFETを用いた低電圧メモリセルの設計法・・・・・・・・12	0
7.3.1 移動度劣化の影響・・・・・・・・・・・・・・・・・・・・・・・ 12	0
7.3.2 寄生抵抗の影響・・・・・・・・・・・・・・・・・・・・・・・ 12	5
7.3.3 メモリセル設計法・・・・・・・・・・・・・・・・・・・・・・・ 13	1
7.4 ノイズマージンとメモリセルの遅延時間の関係・・・・・・・・・・13	4
7.4.1 書込みマージンとビット線の臨界電圧の関係・・・・・・・・・・ 13	5
7.4.2 書込みマージンと最小ライトパルス幅の関係・・・・・・・・・・ 13	7
7.4.3 書込みマージンと最小ライトリカバリ時間の関係・・・・・・・・ 14	0
7.5 まとめ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	3

8. B i CMOSメモリの設計、試作

本研究に関する発表文献・

	8.1	ŧ	<u>ک</u>	がき	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	٠	•	•	•	•	•	•	•	•	•	•	•	•	•	1	4	4
	8.2	但	電	王メ	モ	ッ	橰	 「成	の	特	徴	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	1	4	4
	8.3	2	ポ	-	8	K	b	× ۱	モ	リ	の	設	計		試	作	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	1	4	6
	8.4	E	C	L 1	0	K	:イ	ン	タ	フ	I	イ	ス	2	5	6	K	b	メ	モ	リ	の	設	計	•	試	作	•	•	•	•	•	•	•	1	5	2
	8.5	E	C	L 1	0	0	K	イ	ン	q	フ	I	1	ス	2	5	6	K	b	メ	モ	リ	Ø	設	計		試	作	٠	•	•	•	•	•	1	5	6
	8.6	ŧ	と	め・	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	1	6	1
																				·																	
9	. B	i (СМ	0 3	52	१ न	51) 0)今	後	をの) 킹	果題	Į																							
	9.1	ま	<u>ک</u>	がき	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	٠	•	1	6	2
	9.2	但	電	ΞE	C	L		路	技	術	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	٠	•	•	٠	•	•	•	•	•	1	6	2
	9.3	崀	精》	度回	路	rシ	Ĩ	ユ	V		シ	Э	ン	技	術	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	1	6	3
	9.	.3.:	しテ	・ノベ	1	ス・	£	デリ	v	•	•	•	•	•	•	• •	•	•	•	•		, ,	•		•		•	•		•	•	•	•	I	1	6	6
	9.	.3.2	2 テ	バ	1:	スノ	パ	ラン	× -	- }	タ言	平亻	面注	去	•	•	•	•	•	•			•	• •		•	•	•	•	•	•	•	•	•	1	6	7
	9.	.3.3	3 百	線	遅	正	£	デノ	V	•	•	•	•.	•	•	•	•	•	•	•	• •		•			•	•	•	•	•	•	•		,	1	6	8
	9.4	ŧ	と	め・	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	٠	•	1	7	0
																																·					
1	0. 紀	論	i•	••	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	1	7	1
	谢辞	•	••	•	•	•	•	•	• •		• •	•	•		•	• `•			• •				• •	•	•		•	•		•	•	•	•		1	7	4
-	参考	文献	猒・	•	•	•	•	• •		•	•		• •	•	•	•		•	•	•	•	•	•	•	•	•	•	•	•	•	•	•	•		1	7	5

- iv -

•

•

•

183

. . .

第1章 序論

1.1 BiCMOS技術の開発経緯

BiCMOS (Bipolar-CMOS) 技術は、バイボーラ・トランジスタと MOSFETをシリコンの同一基板上に集積化するデバイス加工技術、および回路技 術の総称である。BiCMOS技術を用いた集積回路は、バイポーラ・トランジスタ の持つ高速・高精度な性能と、MOSFETの持つ高集積・低消費電力な性能を同時 に実現できるため、論理回路、メモリ回路、およびアナログ回路等に広く適用されて いる。今やBiCMOS技術は、通信システムや情報処理システムの発展を支える基 盤技術になりつつある。

最初にBiCMOS技術を用いて実現された集積回路は、1969年にLin等によって発表されたドライバ回路である⁽¹⁾。数個のバイポーラ・トランジスタとMOS FETで構成したドライバ回路をシリコンチップ上に作製し、その高速・低消費電力 な特徴を実証した。しかしながら、当時はバイポーラ集積回路⁽²⁾⁽³⁾、およびPMO S(pチャネルMOSFET)集積回路の時代⁽⁴⁾であり、CMOS集積回路さえ、 集積規模・経済性の点で実用には程遠い時代であった。このため、以後、10年程は BiCMOS技術に関する報告はほとんどなく、BiCMOS集積回路は特殊な用途 に限られていた⁽⁵⁾。1980年代になると、MOSFETの加工技術が進み、MO SFETを用いた集積回路はPMOSからNMOS(nチャネルMOSFET)経て ⁽⁴⁾、消費電力の点からCMOSへと移行していく⁽⁷⁾。1980年の中頃には、加 工技術の進歩によって、CMOS集積回路の速度性能はバイポーラTTL集積回路の 速度性能をカバーできるまでになった。CMOS集積回路の次の目標は、高速なバイ ポーラECL集積回路の速度性能へと向かっていく。BiCMOS技術が見直される ようになったのは、この頃である。

まず、BiCMOSデバイス加工技術として、1983年に縦型バイポーラNPN トランジスタが、ゲート長1ミクロンのCMOSデバイス加工工程により実現できる ことが報告された^(B)。バイポーラ・トランジスタのコレクタをNウエルで、ベース をNMOSのしきい値電圧調整用のイオン注入で、さらには、エミッタをNMOSの ソース・ドレインのイオン注入で形成することによって、遮断周波数2GHzのバイ ボーラ・トランジスタの作製に成功している。その後、デバイス加工技術は、MOS FETの微細加工技術とともに、バイボーラ・トランジスタの高性能化をめざして、 不純物濃度の低いNウエルの直下に高濃度の埋込み層を形成する加工技術⁽⁹⁾ や、バ イボーラ・トランジスタのエミッタ・ベースを独立に形成する加工技術⁽¹⁰⁾を、CM OS加工工程に追加しながら発展していった。最近のBiCMOSデバイス加工技術 としては、ゲート長0.8ミクロンのMOSFETと、遮断周波数7GHzのバイボ ーラ・トランジスタが同一のシリコン基板上に実現されている⁽¹¹⁾。

BiCMOS回路技術としては、特に、ディジタル回路の分野で、MOSFETと バイポーラ・トランジスタを論理ゲート内に複合化した、BiCMOS論理ゲートが 1982年に提案された⁽¹²⁾。BiCMOS論理ゲートは、図1-1に示すように、 CMOS論理回路に出力負荷を駆動するためのバイポーラ・トランジスタを付加した 回路であり、論理機能とドライバ機能を1ゲート内に複合化している。特に、トーテ ンポール形に接続されたバイポーラ・トランジスタにより、出力の立上がり、立下が りを加速し、CMOS回路でバイポーラ・トランジスタに定常電流が流れないように 制御している。このため、BiCMOS論理ゲートは、高負荷駆動に対して、CMO S並の低消費電力で高速性能が実現できる。1984年には、MOSFETのゲート 長が2ミクロンのBiCMOSデバイス加工技術により、基本ゲート遅延710ps のBiCMOS論理ゲート、およびゲート規模1.5KゲートのALUが発表され (10)、BiCMOS技術の有用性が実証された。その後、BiCMOS技術は、デバ イス加工技術、回路技術が急激に進歩し、最近では、ゲート長が0.8ミクロンのデ バイス加工技術を用いて、基本ゲート遅延400ps、ゲート規模200Kのゲート アレイが報告されるに至っている⁽¹⁾。





— 3 —

BiCMOS技術を用いて最初に実現されたメモリは、1982年にHudson等によ って報告されたメモリ規模4Kのスタティック・メモリである (13)。メモリ内部の速 度性能が、CMOS技術の進歩により向上し、入力インタフェイスを従来のTTLイ ンタフェイスからECLインタフェイスに変更する必要性から、特に、出力インタフ エイス部にバイポーラ・トランジスタが用いられた。1984年には、ゲート長1ミ クロンのCMOS加工技術で作製したバイポーラ・トランジスタ(8) をセンスアンプ に適用し、アンプの利得を大きくしてセンスアンプの速度性能を改善することで、メ モリ全体の速度性能が改善されることが報告された(14)。1984年に論理回路の分 野でBiCMOS論理ゲートの有用性が報告されると (10)、BiCMOS技術がメモ リ内部にも浸透していくことになる。1986年には荻上らによって、BiCMOS 論理ゲートを用いた本格的なBiCMOSメモリが報告されている (15)。ゲート長2 ミクロンのBiCMOSデバイス加工技術を用いて試作したメモリ規模64Kのスタ ティック・メモリのアクセス時間は13nsであり、その報告はCMOSメモリの消 費電力を維持しつつ、アクセス時間を半分以上削減できるという点で画期的なもので あった。以後、メモリ分野においても、BiCMOS技術が盛んに研究されるように なる。

1986年以降のBiCMOSメモリの開発経緯を図1-2に示す。縦軸にメモリ のアクセス時間を、横軸にデバイス加工技術としてゲート長のパタンルールを、また、 年次経緯を実線で示してある。図1-2より、CMOSメモリ技術とBiCMOSメ モリ技術の関係は、先行して開発が行われるCMOSメモリ技術に対して、BiCM OS技術は、CMOS技術の1世代前の加工技術を用い、CMOSメモリの速度性能 を半分以上改善しながら、開発が進められている。最近では、ゲート長が0.8ミク ロンのBiCMOS加工技術を用いて、アクセス時間5ns、メモリ規模1Mのスタ ティックメモリが報告されるようになった⁽¹⁶⁾。

BiCMOS技術の今後の動向としては、さらに、デバイス加工技術が進むと、C MOSメモリ技術同様、MOSFETの耐圧の関係から、電源電圧を従来の5Vから 3.3Vに低下せざるをえない状況になっている。

- 4 -



図1-2 BiCMOSメモリの開発経緯

— 5 —

1.3 BiCMOS技術による低電圧メモリ回路の研究経緯と本研究の位置づけ

低電圧BiCMOS回路に関する最初の報告は、1987年の著者らの報告に始ま る⁽¹⁷⁾。1990年代に直面する電源電圧の低下を予測して、メモリの周辺回路を構 成する従来のBiCMOS論理ゲートの電源電圧を低下させた場合、致命的な問題点 が生じることを指摘した。特に、低電圧化とともに、出力の立下り時の論理ゲートの 遅延時間がCMOS論理ゲートに比べて大きくなり、BiCMOS回路の特徴が失わ れることを示した。この理由は、電源電圧に比例してスケーリングされないバイポー ラ・トランジスタのビルトイン電圧(約0.8V)が、バイポーラ・トランジスタを駆 動するNMOSの動作を妨げるためである。この解決策として、出力の立下り駆動に NMOSを用い、出力の立上りの加速にのみバイポーラ・トランジスタを用いるBi NMOSインバータ回路を提案し⁽¹⁷⁾(図1-3参照)、低電源電圧での有用性を示 した。また、駆動バイポーラ・トランジスタと並列にPMOSを接続して、出力を電 源電圧レベルまでフルスウィング動作させる回路構成が、次段回路のリーク電流、お よび動作マージンを補償する上で、必須となることを主張した。



図1-3 BiNMOSインバータ回路

- 6 -

低電圧メモリ回路技術に関するもう1つのアプローチとして、メモリの各要素回路 をバイボーラ電流切り換え回路とCMOS回路に分離し、耐圧低下に起因するCMO S回路の印加電圧を低下させる手法がある。CMOS回路の印加電圧を低電圧化した メモリ構成として、1987年に著者らは、メモリの周辺回路をバイボーラECL回 路で構成し、メモリセル部をCMOS回路で構成し、セルの低電位電源を昇圧させる ECL-CMOSメモリ構成を提案した⁽¹⁸⁾(図1-4参照)。特に、メモリの周辺 回路にバイボーラECL回路を用いれば、入力信号を小振幅のままメモリセルの直前 まで伝送できるため高速動作が可能となること、セルの低電位電源を昇圧することに より、ECLレベルからCMOSレベルへのレベル変換が高速かつ安定化されること を主張した。



図1-4 ECL-CMOSメモリ構成

以後、低電圧メモリ回路技術は、著者等の提案どおり、周辺回路にBiNMOS論 理ゲートを用いるメモリ構成と、ECL-CMOSメモリ構成の2通りの回路技術で 発展していく。

BiNMOS論理ゲートを用いたメモリ構成としては、まず、1989年から19 90年にかけてBiNMOS回路が低電圧動作に対して有用であることが実証された (21) (23) (24) (26)。また、1991年には、PMOSのドレインとバイポーラ・トラ

ンジスタのベースを共有することにより、各トランジスタの寄生容量を削減した融合 形BiCMOSデバイス加工技術も提案されている ⁽²⁷⁾。尚、低電圧論理ゲートとし て、PNPバイポーラ・トランジスタも用いるCBiCMOS(Complementary BiCMOS)回路(22)や、PMOSとNPNバイポーラ・トランジスタで等価的にPNP トランジスタを実現する擬似CBiCMOS回路 (29) (30) も提案されているが、前者 は加工工程の複雑化・経済性の点で、また、後者は占有面積が大きくなる点で、まだ 実用化に至っていない。BiNMOS回路をメモリに適用した例としては、1991 年にメモリと論理回路を混載する大規模集積回路用のメモリマクロとして、アクセス 2. 7 n s、メモリ規模16Kのスタティック・メモリ (28) や、アクセス1. 9 n s、 メモリ規模2Kの連想メモリ (31)が実現され、その有効性が示された。また、アクセ ス9.8 n s、メモリ規模256 Kのスタティック・メモリ (28)を実現して、同一 のCMOSメモリに比べて、高速化が図れることを実証している。1992年には、 アクセス9ns、メモリ規模4Mのスタティック・メモリ (34)、アクセス5ns、メ モリ規模32Kバイトのキャッシュ・メモリマクロ (35)、およびアクセス12ns、 メモリ規模4Mのダイナミック・メモリ '34'等が実現され、BiNMOSメモリ構成 が広く適用されるようになった。

ECL-CMOSメモリ構成としては、まず、バイポーラ周辺回路構成を用いたメ モリが実現されその有効性が示された⁽¹⁹⁾⁽²⁰⁾。1990年に、著者らが、ECL-CMOSメモリ構成による大規模メモリを試作し、その有用性を実証した⁽²⁵⁾。その 後、ECL-CMOS構成の超高速応用として、1991年にアクセス1.5 n s、 メモリ規模64Kのスタティック・メモリ⁽³³⁾が、1992年には、ECL-CMO S構成の大規模応用として、アクセス6n s、メモリ規模4Mのスタティック・メモ リ⁽³⁷⁾が実現されるに至っている。また、1992年に、著者らは、外部電源電圧の 低電圧化にも対応可能な低電圧ECL-CMOS構成を提案し、その有用性を実証し た。本技術も近い将来、応用され発展していく基本技術になりつつある。

低電圧メモリ回路の研究経緯と本研究の位置づけを表1-1にまとめる。本研究が 低電圧BiCMOSメモリ回路技術の発展に貢献したことが大であることがわかる。 表1-1 BiCMOS技術による低電圧メモリ回路の研究経緯と本研究の位置付け *本研究

報告年次	低電圧論理ゲート	B i NMOS論理ゲート によるメモリ構成	ECL-CMOS メモリ構成	報告者(機関) 文献
1987	フルスイング動作の B i NMOS回路の提案		ECL-CMOSメモリ構 成およびバイポーラ周辺回 路構成法の提案	道関他 (NTT) * [17] 道関他 (NTT) * [18]
1988			バイポーラ周辺回路構成 の有用性を実証 アクセス4ns, 4K SRAM	Yang他 (スタン フォード大)[19]
1989			バイポーラ周辺回路構成 の有用性を実証 アクセス3.5ns, 16K SRAM	鈴木他 (日立) [20]
	B i NMOS回路の有用性を ゲートアレイで実証			フォード大)[21]
	CBiCMOS回路の提案 CB:CMOS D:NYC			Suure (115M) [22])) 渡部他 (ロウ)
	CDICMUS, BINMO S回路の特性比較			∞□□□≌(□ <i>⊥)</i> [23] 藤自他 /甫十\
1990	フルスイングBiNMOS 回路の有用性を解析で実証		ECL-CMOSメモリ 構成の実証	[24] 道関他 (NTT) * [25]
	フイードフォワード型 B i NMOS回路の提案		アクセス5ns, 256K SRAM	武藤他 (NTT)* [26]
1991	融合形B i CMOS回路の 提案			Raje他 (スタンフ オード大)[27]
		B i NMOSメモリマクロ アクセス2.7ns, 16K SRAM		原他 (東芝) [28]
	疑似CBiCMOS回路の 提案および実証			矢野他 (日立) [29], [30]
		B i NMOSメモリマクロ アクセス1.9ns, 2K CAM		永松他 (東芝) [31]
		B i NMOSメモリ アクセス9.8ns, 256K SRAM		Young他 (Intel) [32]
			ECL-CMOSメモリ 構成の超高速化応用 アクセス1.5ns, 64K SRAM	南部他 (日立) [33]
1992		B i NMOSメモリ アクセス9ns, 4M SRAM		加藤他 (東芝) [34]
		B i NMOSメモリマクロ アクセス5ns, 32KB キャシュ		原他 (東芝) [35]
			ECL-CMOSメモリ 構成の大規模応用 アクセス6ns, 4M SRAM	中村他 (NEC) [36]
		B i NMOSメモリ アクセス12ns, 4M DRAM		横山他 (日立) [37]
			低電圧バイポーラ周辺回路 構成法の提案、および実証 アクセス5.5ns, 256K SRAM	道関他 (NTT)* [38]

— 9 —

1. 4 本研究の目的および課題

本研究は、BiCMOS技術を用いたメモリ回路構成手法として、電源電圧が低下 しても高速化が可能な低電圧メモリ回路を構築することを主題とする。特に、メモリ 構成として、周辺回路に(1)低電圧BiCMOS論理ゲートを用いるメモリ構成、 (2)バイポーラ電流切り換え回路を用いるメモリ構成を対象にその構成法を明確化 する。

(1) では、出力の立下りをNMOSで駆動し、出力の立上がり駆動にのみにバイ ポーラ・トランジスタを用いるBiNMOS論理ゲートを主体に、その設計手法を明 確にする。(2) では、CMOSメモリセル部の低電位電源を昇圧して、メモリセル の印加電圧を低電圧化したECL-CMOSメモリ構成を主体に、その構成手法を明 確にする。

研究を進めるにあたり、実用性を考慮して、以下の点を課題として検討を進めることとした。

(i) 高速化

バイポーラECLメモリ並の速度性能を持つメモリ構成(アクセス5ns以下) (ii)低消費電力化

CMOSメモリ並の消費電力を持つメモリ構成(消費電力1W以下)

(iii)大規模化

メモリ規模が1Mb以上の大規模メモリにも適用可能なメモリ構成

(iv)高動作マージン

低電圧化により劣化する動作マージンに対して、一定の動作マージンが確保でき るメモリ構成。

(v) 経済性

経済性の点から、MOSFETとNPNトランジスタのみを用いたメモリ構成。

1.5 本論文の構成

本論文構成を図1-5に示す。低電圧メモリ構成として、2章、3章でBiNMO S論理ゲートを用いたメモリ構成法を、4章から7章でECL-CMOSメモリ構成 法を述べる。8章は7章までに述べたメモリ構成法を用いて設計した低電圧メモリの 設計例を述べ、その有効性を実証する。

各章は以下のように構成されている。

第2章では、BiCMOSメモリを構成する従来のBiCMOS論理ゲートを低電 圧化した場合の問題点を明確にするとともに、低電圧BiNMOS論理ゲートの有用 性を明確にする。

第3章では、BiNMOSインバータを多段接続して髙負荷を髙速に駆動するBi NMOSドライバ回路の構成法を明確にする。特に、駆動バイポーラ・トランジスタ を前々段のインバータで制御するフィードフォワード形BiNMOSドライバ回路の 構成法を明確にする。

第4章では、周辺回路をバイポーラECL回路で構成し、CMOSメモリセル部の 低電位電源を昇圧して、CMOS回路の印加電圧を低電圧化したECL-CMOSメ モリ構成の特徴を明確にする。

第5章では、ECL-CMOSメモリ構成によるバイポーラ周辺回路の構成法を明確にする。特に、大規模メモリに適用可能な周辺回路構成法として、非選択のトランジスタには電流を流さない低消費電力な選択回路の構成法、および多段マルチプレクシング方式による高速読出し回路の構成法を確立する。また、CMOSメモリセル部に安定な電源を供給するための電流源の構成法を確立する。

第6章では、ECL-CMOSメモリ構成において、外部電源電圧が低下しても高 速動作可能なバイポーラ周辺回路構成として、縦積み段数の小さいシリーズ・ゲート 回路が適用可能なバイポーラ分割ワード線の構成法を確立する。

第7章では、低電圧CMOSメモリセルの設計手法を明確化する。電源電圧の低下 とともに減少する動作マージンを確保するために、セルの動作マージンを定量的に評 価する作図法を提案するとともに、作図法を用いたセル設計法を確立する。

第8章では、BiNMOS論理ゲートによるメモリ構成で設計・試作した、メモリ 規模8Kbの2ポートメモリ、およびECL-CMOSメモリ構成で設計・試作した、 メモリ規模256KbのECLインタフェイスメモリの評価を通して、低電圧メモリ 構成法の有用性を実証する。

第9章では、BiCMOS技術による低電圧メモリ構成の今後の課題を述べる。 第10章では、本研究で得られた結果を要約する。



図1-5 論文構成

第2章 BiNMOS論理ゲートによる メモリ構成法

2.1 まえがき

汎用メモリの性能を追求していく場合、まず第1に、デバイス加工技術におけるデ バイス・サイズのスケーリング⁽³⁹⁾が必須である。BiCMOSメモリも、BiCM OS論理ゲートの提案以来、スケーリングがメモリの性能向上を支えてきた。今後、 さらにスケーリングが進むと、現在、先行して研究が進められているCMOSメモリ 同様、BiCMOSメモリもMOSFETの耐圧低下により、電源電圧を従来の5V から、 3.3Vに、あるいは、それ以下に低下させることが必須となる。BiCMOS メモリの性能は、メモリの周辺回路を構成するBiCMOS論理ゲートの速度性能に 大きく依存しているため、メモリ性能をさらに向上させるためには、電源電圧が低下 しても高速性能が維持できるBiCMOS論理ゲートが必須となる。

本章では、まず、2節で従来のBiCMOS論理ゲートを用いたメモリ構成を述べ、 3節で論理ゲートの電源電圧を低電圧化した場合の問題点を明確化する。特に、従来 の論理ゲートでは、低電圧化に伴い出力の立下り時の遅延時間が急激に増加すること、 および遅延時間の増大が、電源電圧とともにスケーリングされないバイポーラ・トラ ンジスタのビルトイン電圧に起因していることを示す。次に4節では、ビルトイン電 圧の影響が小さい低電圧BiCMOS論理ゲートとして、出力の立下りの駆動にnM OSFETを用い、出力の立上り駆動にのみバイポーラ・トランジスタを用いたBi NMOSインバータを提案するとともに、BiNMOSインバータの有用性、および 設計法を示す。最後に、5節ではBiNMOSインバータを論理ゲートに展開したB iNMOS論理ゲートの構成法を述べる。

2.2 BiCMOS論理ゲートを用いたメモリ構成

BiCMOS論理ゲートを用いた従来のメモリ構成を図2-1に示す。メモリは一 般に、メモリセルの番地選択を行う選択回路と、セルの情報を外部に出力する読出し 回路で構成される。ECLインタフェイスのメモリ構成⁽¹⁵⁾では、選択回路において、



- 14 -

4 —

ECLレベルの信号(高レベル:-0.8V、低レベル:-1.6V)をMOSレベ ルの信号(高レベル:0V、低レベル:-5.2V)にレベル変換した後、MOSレ ベルの信号でデコードすることにより、低消費電力でかつ高速なセルの番地選択を行 っている。また、読出し回路では、セルの読出し情報を小振幅信号のまま外部に出力 することによって、高速動作を実現している。特に、選択回路の入力バッファ回路に バイポーラ電流切り換え回路を用いることによって高速なレベル変換動作を、また、 出力負荷の大きいデコーダ回路にBiCMOS論理ゲートを用いることによって、従 来のCMOS回路並の低消費電力で高速なデコード動作を実現している。また、読出 し回路のセンスアンプ、および出力バッファ回路にバイポーラ電流切り換え回路を用 いることによって、バイポーラECLメモリ並の高速動作を実現している。

従来のメモリ構成において、電源電圧を従来の-5.2Vから-3V程度まで低電 圧化した場合、読出し回路はバイボーラ電流切り換え回路の定電流特性が維持される ため従来の高速動作が可能となる。このため、電源電圧を低下した場合には、選択回 路を構成するBiCMOS論理ゲートの遅延時間が問題となる。

以下では、BiCMOS論理ゲートを低電圧化した場合の問題点を明確にする。

2.3 低電圧化によるBiCMOS論理ゲートの問題点

BiCMOS論理ゲートとして典型的なBiCMOSインバータ⁽¹⁵⁾を図2-2 (a) に示す。BiCMOSインバータは、pMOSFET (M₂)により、バイボー ラ・トランジスタQ₁を駆動することにより出力の立上りを、また、nMOSFET (M₄)により、バイポーラ・トランジスタQ₂を駆動することによって出力の立下り を加速する回路である。また、nMOSFET (M₁)、およびnMOSFET (M₃) は、スイッチングの際に、各バイポーラ・トランジスタのベースに蓄えられた過剰電 荷を引き抜く補償トランジスタであり、特に、非動作時には、BiCMOSインバー タに直流電流が流れないように各MOSFETのゲートを制御している。BiCMO Sインバータの出力振幅は、図2-2 (b) に示すように、トーテンポール接続され たバイポーラ・トランジスタで出力するため、電源電圧よりもバイポーラ・トランジ スタのビルトイン電圧2段分 (2VBE) だけ減少するが、BiCMOSインバータは、 バイポーラ・トランジスタの持つ高速性能と、CMOS回路の持つ低消費電力性能を



(a) BiCMOSインバータ回路



図 2-2 BiCMOSインバータ構成

同時に実現できるという特徴がある。

0.8µmBiCMOSデバイス⁽³⁸⁾を前提として、回路シミュレーションにより BiCMOSインバータの遅延特性を求めた結果を図2-3に示す。比較のために同 一面積のCMOSインバータの性能も示した。図2-3(a)は、5V電源での遅延 時間の負荷容量依存性を示したものであり、負荷容量が大きくなる程、BiCMOS インバータはCMOSインバータに比べて高速性能を発揮できることがわかる。特に、 負荷容量が1pFの場合には、BiCMOSインバータはCMOSインバータに比べ て遅延時間を約20%以上削減できる。図2-3(b)は、BiCMOSインバータ の遅延時間の電源電圧依存性を示したものである。電源電圧の低下とともに駆動電流 が低下するため、各インバータとも遅延時間は増加するが、BiCMOSインバータ の遅延時間は、電源電圧が3.5Vから急激に上昇し始め、電源電圧が2.5Vでは CMOSインバータの遅延時間よりも大きくなる。

低電圧化に伴いBiCMOSインバータ遅延が急激に増加する理由を以下の解析に より求める。なお、解析は出力の立上り時の場合と立下り時の場合に分けて行う。

(i) 立上り時

出力の立上り時の等価回路を図2-4 (a) に示す。 p MOSFET (M_2)でバイ ポーラ・トランジスタQ₁ を、バイポーラ・トランジスタQ₁ で負荷容量C_L を駆動 する回路で近似できる。 B i C MOSインバータの入力電圧 V_{1N}は、図2-2 (b) に示すように、前段の出力が低電位電源レベルよりも V_{BE}だけ上昇しているため、 V_{IN} = V_{BE}と近似できる。バイポーラ・トランジスタのベースまわりの容量を無視す れば、負荷容量C_L を駆動するためのB i C MOSインバータの遅延時間 t_{pdH} (BiC) は、 p MOSFETの駆動電流 I_P、バイポーラ・トランジスタの順方向ベース走行 時間 τ_i を用いて、次式で近似できる⁽²⁴⁾ (⁴⁰⁾。

$$t_{pdH}$$
 (BiC) = $\left(\frac{\tau_i C_L V_{DD}}{I_P}\right)^{1/2}$ (2-1)

また、pMOSFETの駆動電流 Ip は、電源電圧が5Vの場合の飽和電流 Ipoを用いて、次式で近似できる⁽⁴¹⁾。

$$I_{P} = I_{P0} \left(\frac{V_{DD} - V_{IN} - |V_{THP}|}{5 - |V_{THP}|} \right)^{\alpha_{P}} (2 - 2)$$

(2-2) 式は、ゲート長がサブミクロン以下のMOSFETに対応可能な電流式

$$-17-$$



(a) 遅延時間の負荷容量依存性



(b) 遅延時間の電源電圧依存性

図2-3 BiCMOSインバータ遅延特性



(a) 立上り時

(b) 立下り時

図2-4 BiCMOSインバータの等価回路

であり、 α_P はMOSFETの飽和電流のゲート電圧依存性を示す係数である。 α_P は、ゲート長が数μm以上の長チャネルMOSFETに対して、 $\alpha_P = 2$ に漸近する 係数であり、 $\alpha_P = 2$ の場合の電流式は、古典的なshockleyモデルに一致す る。また、ゲート長がハーフミクロン以下の短チャネルMOSFETに対して、 α_P はキャリアの速度飽和により、 $\alpha_P = 1$ に漸近していく係数である。また、V_{THP} は、 pMOSFETのしきい値電圧である。(2-1)式、および(2-2)式より、出 力の立上り時の遅延時間 t_{PdH} (BiC) は、次式で近似できる。

t_{pdH} (BiC) = $\left(\frac{\tau_{i} C_{L} V_{DD}}{I_{PO}}\right)^{1/2} \left(\left(\frac{V_{DD} - V_{BE} - |V_{THP}| - \alpha_{P}}{5 - |V_{THP}|}\right)^{-\alpha_{P}}\right)$ (ii) 立下り時

出力の立下り時の等価回路を図2-4 (b) に示す。 n MOSFET (M₄)でバイ ボーラ・トランジスタQ₂ を、バイボーラ・トランジスタQ₂ で負荷容量C_L を駆動 する回路で近似できる。B i C MOSインバータの入力電E V_{IN}は、図2-2 (b) に示すように、前段の出力がV_{DD}レベルからバイポーラ・トランジスタのビルトイン 電E V_{BE}だけ減少しているため、V_{IN} = V_{DD} - V_{BE}と近似できる。また、立下り時に は、 n MOSFET (M₄)のソース電位がバイポーラ・トランジスタのビルトイン電 Eだけ上昇するため、 n MOSFETのゲート・ソース間電E は、 V_{GS} = V_{IN} - V_{BE} となる。バイポーラ・トランジスタのベースまわりの容量を無視すれば、負荷容量 C_L を駆動するためのB i C MOSインバータ遅延t_{PdL} (BiC) は、立上り時と同様、 n MOSFETの駆動電流 I_N を用いて、次式で近似できる。

$$t_{pdL}$$
 (BiC) = $\left(\frac{\tau_i C_L V_{DD}}{I_N}\right)^{1/2}$ (2-4)

また、 n M O S F E T の駆動電流 I N は、電源電圧が 5 V の場合の飽和電流 I № を用 いて用いて、次式で与えられる。

$$I_{N} = I_{N0} \left(\frac{V_{1N} - V_{BE} - V_{THN}}{5 - V_{THN}} \right)^{\alpha_{N}}$$
(2-5)

ここで、 α_N は n MOSFETの飽和電流のゲート電圧依存性を示す係数である。 また、 V_{THN} は、 n MOSFETのしきい値電圧である。 (2-4)、 (2-5)式 より、出力の立下り時の遅延時間 t_{pdL} (BiC) は、次式で近似できる。

$$t_{pdL} (BiC) = \left(\frac{\tau_{i} C_{L} V_{DD}}{I_{NO}}\right)^{1/2} \left(\left(\frac{V_{DD} - 2 V_{BE} - V_{THN}}{5 - V_{THN}}\right)^{-\alpha_{N}}\right)^{1/2} (2-6)$$

(2-3) 式、(2-6) 式を0.8µmBiCMOSデバイスに適用して、各遅 延時間の電源電圧依存性を求めた結果を図2-5に示す。図2-5では、各遅延時間 は、電源電圧が5Vの場合の遅延時間で規格化してある。解析に用いたトランジスタ 定数は、しきい値電圧、バイボーラ・トランジスタのビルトイン電圧、および、飽和 電流のゲート電圧依存係数として、それぞれ、VTHN = | VTHP | = VTH=0.8V、 VBE=0.8V、 $\alpha_N = \alpha_P = \alpha = 1$.4を用いている。図2-5より、電源電圧が 低下すると、出力の立下り時の遅延時間が、立上り時の遅延時間に比べて大きくなる ことがわかる。これは、(2-3) 式と(2-6) 式に示すように、出力の立上り時 の遅延式と立下り時の遅延式にバイポーラ・トランジスタのビルトイン電圧分の差が 生じたためである。出力の立下り時には、nMOSFET (M4)が、ソース電位をビ ルトイン電圧だけ充電してからバイポーラ・トランジスタを駆動する回路構成である ため、ビルトイン電圧分だけ遅延時間が増大する。特に、バイポーラ・トランジスタ のビルトイン電圧はスケーリングされないため、遅延時間の増分は電源電圧の低下と ともに顕著となる。



図2-5 BiCMOSインバータの遅延時間の電源電圧依存性

2.4 BiNMOSインバータ構成法

2.4.1 B i NMOSインバータと遅延時間の電源電圧依存性

低電圧BiCMOS論理ゲートとして、出力の立下りをnMOSFETで駆動する BiNMOSインバータを提案した⁽¹⁷⁾。BiNMOSインバータを図2-6 (a) に示す。出力の立下りをnMOSFET (M₅)で、出力の立上りをバイポーラ・トラ ンジスタQ₁ で駆動することによって低電圧でも高速動作が可能になるようにした。 また、低電圧化にともない問題となる、次段回路の①遅延時間の増大、②動作マージ ンの低下、および③リーク電流の増大等を防止するため、バイポーラ・トランジスタ Q₁ と並列にpMOSFET (M₆)を接続して、出力が図2-6 (b) に示すよう に電源電圧までフル振幅動作するようにした。

BiNMOSインバータの立上り時の遅延時間 tpan (BiN) 、および立下り時の遅 延時間 tpar (BiN) を以下に示す。

$$t_{pdH} (BiN) = \left(\frac{\tau_{i} C_{L} V_{DD}}{I_{P0}}\right)^{1/2} \left(\frac{V_{DD} - |V_{THP}|}{5 - |V_{THP}|}\right)^{-\alpha_{P} 1/2} (2-7)$$

$$t_{pdL} (BiN) = \frac{1}{2} \frac{C_L V_{DD}}{I_{NO}(BiN)} \left(\frac{V_{DD} - V_{THN}}{5 - V_{THN}} \right)$$
(2-8)

ここで、I_{NO}(BiN) は、nMOSFET (M₅)の駆動電流である。(2-7)式およ び(2-8) 式で与えられるBiNMOSインバータの遅延式には、前節で述べたB iCMOSインバータの遅延式に存在したビルトイン電圧の影響がなく、電源電圧が 低下しても高速動作が可能となる。

(2-7) 式および (2-8) 式を0.8 μmB i CMOSデバイスに適用して、 各インバータの遅延時間の電源電圧依存性を求めた結果を図2-7に示す。各遅延時 間は、5 V電源でのB i CMOSインバータの遅延時間で規格化した。また、各イン バータの比較に際して、占有面積一定の条件から、B i NMOSインバータの駆動 n MOSFET (M₅)のトランジスタ・サイズは、B i CMOSインバータの駆動 n M OSFET (M₄)のトランジスタ・サイズに比べて2.5倍大きくできるものとした。 このため、B i NMOSインバータの n MOSFETの駆動電流を I No(BiN) = 2.5 I Noとしている。B i NMOSインバータは、立下り時および立下り時の遅延時間と も電源電圧依存性が小さく、電源電圧が低下しても高速性能が維持できる。







(b) 入出力波形





図2-7 BiNMOSインバータの遅延時間の電源電圧依存性

2.4.2 B i NMOSインバータ設計法

В i NMOSインバータの出力の立上り時の遅延時間は、 p MOSFET (M₂)と バイポーラ・トランジスタQ₁ のトランジスタ・サイズで、また、出力の立下り時の 遅延時間は、 n MOSFET (M₅)のトランジスタ・サイズで決まる。以下では、出 力の立上り時と立下り時の遅延時間が等しくなるような、 p MOSFET (M₂)のチ ャネル幅W_P と n MOSFET (M₅)のチャネル幅W_N の関係を求める。

まず、pMOSFETの単位チャネル幅当たりの駆動電流をIo、また、nMOS FETとpMOSFETの単位チャネル幅当たりの駆動電流比をkとすれば、pMO SFET (M₂)の駆動電流 I_P、および、nMOSFET (M₅)の駆動電流 I_N は次 式で与えられる。

$$I_{P} = W_{P} I_{0} \qquad (2 - 9)$$

$$I_{N} = W_{N} k I_{0} \qquad (2 - 10)$$

BiNMOSインバータの出力の立上り時の遅延時間 tpah (BiN) は、バイポーラ・ トランジスタQ1 のベース回りの容量も考慮すれば、次式で与えられる。

$$t_{pdH}$$
 (BiN) = t_{0H} + $(\frac{\tau_i C_L V_{DD}}{I_P})^{1/2}$ (2-11)

ここで、 tonはバイポーラ・トランジスタQ1 のベース回りの容量を考慮した場合の遅延時間であり、バイポーラ・トランジスタのベースがビルトイン電圧まで上昇するまでの遅延時間である。

また、出力の立下り時の遅延時間 t pal (BiN) は、次式で与えられる。

$$t_{pdL}$$
 (BiN) = t_{oL} + $\frac{1}{2} \frac{C_L V_{DD}}{I_N}$ (2-12)

ここで、 t_{oL} はnMOSFET自身のドレイン容量を駆動するのに要する遅延時間 である。各遅延式が等しくなるpMOSFET (M_2)のチャネル幅 W_P とnMOSF ET (M_5)のチャネル幅 W_N の関係は、(2-9) ~ (2-12) 式より、

$$W_{N} = \frac{\frac{1}{2} \frac{C_{L} V_{DD}}{k I_{0}}}{t_{0H} + (\frac{\tau_{i} C_{L} V_{DD}}{I_{0}})^{1/2} (\frac{1}{W_{P}})^{1/2} - t_{0L}} \qquad (2-13)$$

となる。

(2-13) 式を0.8 μ mB i CMOSデバイスに適用し、pMOSFETのチャ ネル幅W_P とnMOSFETのチャネル幅W_N の関係を求めた結果を図2-8に示す。 ここでは、負荷容量C_L をC_L = 1 pFとし、デバイス性能で決まるパラメータとし ては、nMOSFETとpMOSFETの駆動電流比kをk=2、出力の立上り時の 寄生容量による遅延時間 t_{oH}を t_{oH}= 0.24 ns、および、出力の立下り時の寄生容 量による遅延時間 t_{oL}を t_{oL}= 0.11 nsとした。図2-8より、pMOSFET (M₂)のチャネル幅W_P がW_P = 10 μ mの場合、nMOSFET (M₅)のチャネル 幅W_N は、W_N = 20 μ mに設定すればよいことを示している。



図2-8 BiNMOSインバータの最適設計定数

上記トランジスタ・サイズを用いて、BiNMOSインバータの遅延時間特性を回 路シミュレーションにより求めた結果を図2-9に示す。遅延時間の負荷容量依存性 を図2-9 (a) に示す。BiNMOSインバータは、CMOSインバータ、および BiCMOSインバータに比べて高速動作が可能であり、特に、負荷容量が1pFの 場合、BiNMOSインバータは、CMOSインバータに比べて遅延時間を35%、 BiCMOSインバータに比べて遅延時間を15%削減できる。遅延時間の電源電圧 依存性を図2-9 (b) に示す。BiNMOSインバータは、電源電圧が2Vに低下 しても、CMOSインバータに比べて高速動作を維持できる。



図2-9 BiNMOSインバータの遅延時間特性

2.5 BiNMOS論理ゲート構成法

前節で述べたBiNMOSインバータを論理ゲートに展開したBiNMOS論理ゲートの構成例として、典型的な2入力論理ゲートの構成法を述べる。BiNMOS回 路で構成した2入力論理ゲートを図2-10に示す。図2-10(a)は、2入力N ANDゲートの構成例⁽³⁵⁾であり、CMOS・NAND回路でバイポーラ・トランジ スタを駆動し、直列接続したnMOSFET(M₁₁)、(M₁₂)で出力の立下りを駆 動することによって、さらには、並列接続したpMOSFET(M₁₃)、(M₁₄)で 出力振幅を電源レベルまで補償することによって、BiNMOS・NANDゲートが 実現できる。図2-10(b)は、2入力NORゲートの構成例であり、CMOS・ NOR回路でバイポーラ・トランジスタを駆動し、並列接続したnMOSFET (M₁₁)、(M₁₂)で出力の立下りを加速することによって、さらには、直列接続し たpMOSFET(M₁₃)、(M₁₄)で出力振幅を電源レベルまで補償することによ

って、BiNMOS・NORゲートが実現できる。

B i NMOS論理ゲートでは、CMOS論理回路部のnMOSFET (M₇)、 (M₈)は、スィッチング時にバイボーラ・トランジスタQ₈のベースに蓄えられた過 剰電荷を引き抜く補償トランジスタであるため、トランジスタ・サイズを小さくでき る。同様に、出力のフル振幅動作を補償するpMOSFET (M₁₃)、 (M₁₄)のト ランジスタ・サイズは小さくできる。このため、トランジスタ数の増加による入力容 量の増加は小さく、B i NMOSインバータ同様、高速動作が可能となる。また、C MOS論理ゲートでは、nMOSFETとpMOSFETで駆動力が異なるため、N AND回路とNOR回路で速度性能にアンバランスが生じるのに対して、B i NMO S論理ゲートでは、pMOSFETの駆動力をバイボーラ・トランジスタで増大でき るので、各論理回路に対して遅延時間のアンバランスを解消できるという特徴がある。 速度性能にアンバランスがない論理ゲートは、特に、トランジスタ・サイズが固定さ れたゲート・アレイやスタンダードセルで有用となる。

図2-9で用いたBiNMOSインバータと同一のトランジスタ・サイズで2入力 NANDゲートとNORゲートを構成し、各論理ゲートの遅延時間を回路シミュレー ションで評価した。負荷容量が1pFの場合、各論理ゲートの遅延時間は 0.65 ns であり、BiNMOSインバータの遅延時間に接近した高速性能が得られた。



(a) 2入力NANDゲート



(b) 2入力NORゲート

図2-10 BiNMOS論理ゲート構成

2.6 まとめ

本章では、メモリの周辺回路を構成する低電圧BiCMOS論理ゲートとして、出 力の立下りをnMOSFETで駆動し、出力の立上りの駆動のみにバイポーラ・トラ ンジスタを用いたBiNMOSインバータを提案するとともに、その有用性を示した。 以下に得られた結果を要約する。

(1)従来の5V動作のBiCMOS論理ゲートを低電圧化した場合、出力の立下り 時の遅延時間は、電源電圧が3.5V近傍から急激に増加する。この遅延時間の増大 は、バイポーラ・トランジスタを駆動するnMOSFETのソース電位がビルトイン 電圧だけ上昇してMOSFETの駆動力を削減するためであり、ビルトイン電圧の影 響が電源電圧の低下とともに大きくなることを明確にした。

(2) BiNMOSインバータは、出力の立下りをnMOSFETで駆動するため、 ビルトイン電圧の影響が小さく、電源電圧が低下しても高速動作が維持できることを 明確にした。また、低電圧化とともに減少する次段回路の動作マージンを考慮すると、 出力が電源電圧レベルで動作するフル振幅動作のBiNMOSインバータが必須とな ることを明らかにした。

(3) B i N M O S 論理ゲートの構成例を示すとともに、 B i N M O S 論理ゲートは、 駆動バイポーラ・トランジスタによりN A N D 回路とN O R 回路の速度性能のアンバ ランスを解消できることを明らかにした。
第3章 BiNMOSドライバ回路構成法

3.1 まえがき

前章では、BiNMOSインバータ単体の構成法を述べ、BiNMOSインバータ は、電源電圧が低下しても出力の高負荷駆動に有用であることを示した。BiNMO Sインバータで数pF以上の高負荷容量を高速に駆動する場合には、インバータ・サ イズを大きくして駆動力を大きくする必要がある。インバータ・サイズを単に大きく しただけでは、インバータの入力容量が大きくなるため、インバータを多段接続して 各段のインバータの負荷容量を分散させるドライバ回路が有用となる。

本章では、最終段のインバータにBiNMOSインバータを用いるBiNMOSド ライバ回路の構成法を述べる。まず、2節では、BiNMOSドライバ回路の構成法 として、ドライバ回路の入出力容量が与えられた場合に、ドライバ回路の遅延時間を 最小にする各段のインバータ構成、および、インバータ・サイズを求める最適化手法 を述べる。特に、従来のCMOSドライバと比較するために、面積一定の拘束条件で 各段のインバータ・サイズを求める最適化手法を述べる。次に、3節では、BiNM OSドライバ回路を更に高速化するために、最終段の駆動バイポーラ・トランジスタ のベースを前々段のインバータで制御するフィードフォワード形BiNMOSドライ バ回路の構成法を示す。最後に、4節では、BiNMOSドライバ回路の有用性を実 証するために試作したTEG(Test Element Group)の評価結果を述べる。

3.2 BiNMOSインバータを用いたドライバ回路構成法

B i NMOSインバータを用いたドライバ回路を図3-1に示す。ここでは、ドラ イバ回路の極性および実用性を考慮して3段のインバータ構成を対象とした。初段の インバータには入力容量の小さいCMOSインバータを、最終段のインバータには高 負荷で高速動作が可能なB i NMOSインバータを用いた。中段のインバータにCM OSインバータを用いたドライバ回路を図3-1 (a) に、中段のインバータにB i NMOSインバータを用いたドライバ回路を図3-1 (b) に示す。中段にどちらの インバータを用いるかは、ドライバ回路の入出力容量比、および、各インバータの遅



(a) B i NMOSドライバ (1)



(b) B i NMOSドライバ (2)

図3-1 BiNMOSインバータを用いたドライバ回路構成

延特性できまる。以下では、ドライバ回路の最適設計手法として、ドライバ回路の入 出力容量比が与えられた場合に、遅延時間が最小となる各段のインバータ構成、およ び、インバータ・サイズを求める。

各段のインバータ・サイズをW_{i-1}(i=1~3)とした場合のドライバ等価回路を図3-2 に示す。単位インバータの遅延時間 t_{pd}を、無負荷時の遅延時間B、フアンァウト数f、および、1ファンアウト当たりの遅延時間Aを用いて、

$$\mathbf{t}_{\mathbf{pd}} = \mathbf{B} + \mathbf{A} \cdot \mathbf{f} \tag{3-1}$$

とすれば、各段のインバータの遅延時間 t_i は、インバータ・サイズW_{i-1}、および 後段のインバータ・サイズW_iを用いて次式で表される。

 $t_i = B_{i-1} + A_{i-1} \cdot (W_i / W_{i-1})$ (3-2)

ここで、B_{i-1}、A_{i-1}は、各段を構成するインバータで決まる遅延時間である。 (3 – 2)式を用いれば、ドライバ回路全体の遅延時間T_{pi}は、

 $T_{pd} = (B_0 + B_1 + B_2)$

+
$$(A_0 - \frac{W_1}{W_0} + A_1 - \frac{W_2}{W_1} + A_2 - \frac{W_3}{W_2})$$
 (3-3)

となる。

ドライバ回路の遅延時間が最小となる最適インバータ・サイズでは、その微分係数 (d T_{pd}/dW_i) が0となるため、(3-3) 式の微分方程式を解くことにより、 最適なインバータ・サイズが求まる⁽⁴²⁾。最適化された各段のトランジスタ・サイズ を以下に示す。

$$W_{1} = \frac{W_{0}}{A_{0}} (A_{0} A_{1} A_{2})^{1/3} (\frac{W_{3}}{W_{0}})^{1/3} (3-4)$$

$$W_{2} = \frac{W_{1}}{A_{0}} (A_{0} A_{1} A_{2})^{1/3} (\frac{W_{3}}{W_{0}})^{1/3} (3-5)$$

ドライバ回路の占有面積を一定とした場合には、中段および最終段のインバータ・ サイズをWとし、次の拘束条件を用いれば各段のインバータ・サイズの最適化が可能 となる。

$$s_1 W_1 + s_2 W_2 = W$$
 (3-6)

ここで、 s₁ 、 s₂ は、B i NMOSインバータとCMOSインバータの面積比を示 す係数であり、CMOSインバータを基準に(面積比1)、B i NMOSインバータ に対して面積比 s を持つ係数である。(3 – 6)式の拘束条件を(3 – 3)式に代入



WI 各段のインバータサイズ

図3-2 各段のインバータサイズの最適化

表3-1 各段のインバータサイズ

ドライバ構成	INV1	INV2	INV3	T _{pd} (ps)
	W 0	w 1	w2	
CMOSドライバ	1.0	3.0	9.0	694
BiNMOSドライバ(1)	1.0	2.5	6.8	607
BiNMOSドライバ(2)	1.0	2.4	6.2	550

し、dTpd/dWi=0なる条件を求めた結果を以下に示す。

$$F (W_{1}) \equiv \frac{A_{0}}{W_{0}} + s_{1} s_{2} A_{2} W_{3} \left(\frac{W}{s_{2}} - s_{1} W_{1}\right)^{-2} - \left(\frac{A_{1} W}{s_{2}}\right) W_{1}^{-2}$$
$$= 0 \qquad (3-7)$$

W1 について (3-7) 式を解くことにより、中段の最適なインバータ・サイズが、 また、 (3-6) 式より、最終段のインバータ・サイズW2 が求まる。

(3-1) 式~(3-7) 式を0.5 μmBiCMOSデバイス⁽⁴³⁾に適用した場 合の最適設計例を以下に示す。ここでは、初段のインバータを単位インバータ

(Wo = 1) として、CMOSインバータ、および、BiNMOSインバータの遅延 特性を次式で近似した。

t_i (CMOS) = 50 (ps) + 62 (ps) · (W_i / W_{i-1}) (3-8)
t_i (BiN) = 100 (ps) + 23 (ps) · (W_i / W_{i-1}) (3-9)
最適化条件は、ドライバ回路の負荷容量を2pF、入出力容量比 (W₃ / W₀)を
25、BiNMOSインバータの面積比sをs = 1.4とした。まず、CMOSドライバ回路は、(3-1) 式から (3-4) 式を用いて各段のインバータ・サイズを最適化し、BiNMOSドライバ回路は、(3-6) 式および (3-7) 式を用いて、
占有面積がCMOSドライバと同一になるように (拘束条件:W=12)、各段のインバータ・サイズを最適化した。最適インバータ・サイズ、および各ドライバ回路の
遅延時間を求めた結果を表3-1にまとめる。表3-1より、各ドライバ回路の性能
を面積一定の条件で比較した場合、BiNMOSドライバ回路は、CMOSドライバ
回路に比べて高速化が可能となる。特に、中段にBiNMOSインバータを用いるB
iNMOSドライバ回路 (2) は、CMOSドライバ回路に比べて遅延時間を20%
削減できる。

最適化手法により設計した各ドライバ回路の性能を、回路シミュレーションで評価 した結果を図3-3に示す。負荷容量が2pFの場合、BiNMOSドライバ回路の 遅延時間は、それぞれ、 0.61 nsと 0.55 nsであり、シミュレーション結果と解 析結果は一致しており、本最適化手法が有用であることがわかる。



図3-3 BiNMOSドライバ回路の遅延時間の負荷容量依存性

3.3 フィードフォワード形BiNMOSドライバ回路構成法

前節で述べたBiNMOSドライバ回路の速度性能を更に改善するために、BiN MOSインバータの駆動バイポーラ・トランジスタを、前々段のインバータで制御す るフィードフォワード形BiNMOSドライバ(以下では、FF-BiNMOSドラ イバと略す。)回路を考案した⁽⁴³⁾。以下では、FF-BiNMOSドライバ回路の 構成法、および、その特徴を述べる。

3.3.1 回路構成

FF-BiNMOSドライバ回路を図3-4に示す。初段のインバータで最終段の バイボーラ・トランジスタQ2を駆動することにより、ドライバ回路の出力の立上り を加速した。また、ドライバ回路の入力により、中段のバイボーラ・トランジスタQ1 を駆動し、バイボーラ・トランジスタで、最終段のnMOSFETを高速に駆動する ことによって、ドライバ回路の出力の立下りを加速した。FF-BiNMOSドライ バ回路は、フィードフォワード制御により、中段のインバータ回路の遅延時間がドラ イバ回路の遅延時間を決めるクリティカルパスに入らなくなるため、高速動作が可能 となる。また、前節で述べたBiNMOSドライバ回路(2)と比較して、FF-B iNMOSドライバ回路は、中段および最終段を構成するBiNMOSインバータに おいて、CMOSインバータ部が不要となるため、インバータの入力容量が削減され 高速動作が可能となる。

3.3.2 遅延時間の負荷容量依存性

FF-BiNMOSドライバ回路、およびBiNMOSドライバ回路の遅延時間を 解析により求める。なお、前節で述べたBiNMOSインバータ単体の簡易遅延式 (3-1)式は、BiNMOSインバータを構成するCMOSインバータのインバー タ・サイズのみを可変にして評価できないため、BiNMOSインバータの遅延式と しては、2章で述べた厳密式 (2-10)式を用いた。また、BiNMOSインバータ とCMOSインバータの遅延時間の関係を明確にするため、CMOSインバータの遅 延式としては、(2-11)式で与えられる遅延式を用いた。



図3-4 フィードフォワード形 (FF) BiNMOSドライバ回路

まず、BiNMOSドライバ回路の遅延時間Tpa(BiN)を求める。初段のCMOS インバータの遅延時間t」は、インバータを構成するMOSFETの駆動電流I」、 負荷容量C」、および無負荷時の遅延時間t」のを用いて次式で表される。

$$t_{1} = t_{10} + \frac{1}{2} - \frac{C_{1} V_{DD}}{I_{1}}$$
 (3-10)

また、最終段のBiNMOSインバータの遅延時間t₃は、CMOSインバータを構成するMOSFETの駆動電流I₃、負荷容量C_L、およびバイポーラ・トランジス タを駆動するのに要する遅延時間t₃₀を用いて次式で表される。

$$t_3 = t_{30} + \left(\frac{\tau_i C_L V_{DD}}{I_3}\right)^{1/2}$$
 (3-11)

従って、BiNMOSドライバ回路の遅延時間Tpd(BiN) は、 (3-10) 式、および (3-11) 式より、

$$T_{pd}(BiN) = t_1 + t_2 + t_3$$

$$= t_{10} + \frac{1}{2} \frac{C_1 V_{DD}}{I_1} + t_2 + t_{30} + \left(\frac{\tau_i C_L V_{DD}}{I_3}\right)^{1/2} \quad (3 - 12)$$

となる。

一方、FF-BiNMOSドライバ回路の遅延時間Tpd(FF)は、次式で表される。

$$T_{pd}(FF) = t_{10} + k \frac{1}{2} \frac{C_{1} V_{pp}}{I_{1}} + t_{10}' + (\frac{\tau_{i} C_{L} V_{pp}}{I_{1}})^{1/2} \qquad (3-13)$$

ここで、 t₁₀' は初段のCMOSインバータが最終段のバイポーラ・トランジスタを 駆動するのに要する遅延時間であり、 k はフィードフォワード制御により、中段イン バータの入力容量が削減される割合を示した係数である。

(3-12) 式、(3-13) 式において、最終段のバイポーラ・トランジスタを駆動 するのに要する遅延時間は、入力容量の小さいポリエミッタ形のバイポーラ・トラン ジスタを用いる場合、t₃₀≒ t₁₀, と近似できる。従って、BiNMOSドライバ回 路とFF-BiNMOSドライバ回路の遅延時間差ΔT_{pd}は次式で表される。

$$\Delta T_{pd} = T_{pd} (BiN) - T_{pd} (FF)$$

$$= t_2 + (t_1 - t_{10}) (1 - k_1)$$

$$-2 \left(1 - \left(\frac{I_{1}}{I_{3}}\right)^{1/2}\right) \left(\frac{1}{2} + \frac{\tau_{i}}{t_{1} - t_{10}} + \frac{C_{L}}{C_{1}}\right)^{1/2}\right) (3 - 14)$$

0.5 μ m B i C M O S デバイスでドライバ回路を構成した場合の遅延時間差 Δ T_{Pa} を (3-14) 式により求める。ここでは、図 3-1 に示す B i N M O S ドライバ回路 (2) を対象に、F F - B i N M O S ドライバ回路との遅延時間差を求めた。まず、 B i N M O S ドライバ回路において、初段のインバータと最終段のインバータの駆動 電流比 (I₁ / I₃)、および負荷容量比 (C_L / C₁) は、表 3-1 に示す各段の インバータ・サイズ、および負荷容量条件C_L = 2 p F (W₃ = 25)を用いて、

 $(I_1 / I_3) = (W_0 / W_2) = 0.16$ (3-15) $(C_1 / C_1) = (W_3 / W_1) = 10.4$ (3-16)

となる。また、BiNMOSドライバ回路の初段インバータの遅延時間 $t_1 - t_{10}$ 、 および中段インバータの遅延時間 t_2 は、(3-8) 式、および(3-9) 式より、 $t_1 - t_{10} = 0.15$ ns、 $t_2 = 0.16$ nsとなる。FF-BiNMOSドライバ回 路における中段インバータの入力容量の削減率k = 1 / 2、および、バイポーラ・ト ランジスタのベース走行時間 $\tau_i = 1$ 3 psを用いれば、BiNMOSドライバ回路 とFF-BiNMOSドライバ回路の遅延時間差 Δ T_{pd}は、 Δ T_{pd}= 0.11 nsとな る。

FF-BiNMOSドライバ回路の遅延時間の負荷容量依存性を、回路シミュレー ションにより求めた結果を図3-5に示す。負荷容量が2pFの場合には、FF-B iNMOSドライバ回路、およびBiNMOSドライバ回路の遅延時間は、それぞれ、 0.57ns、0.45nsであり、各ドライバ回路の遅延時間差ΔTpaは 0.12 nsとなる。

解析式、および回路シミュレーションを通して、FF-BiNMOSドライバ回路 が従来のドライバ回路に比べて高速動作が可能となる理由を明確にした。

3.3.3 遅延時間の配線長依存性

ドライバ回路では、高負荷を高速に駆動する機能に加えて、長配線を通して負荷を 高速に駆動する機能が必要となる。特に、メモリ回路では、外部制御信号を、メモリ の周辺回路からセルアレイ内に伝播させる場合、その信号線は数mmまでに達する。 長配線を駆動するドライバ回路では、配線抵抗による配線遅延も含んだ遅延時間評価 が必要となる。本節では、長さ数mmの配線長が存在しても、FF-BiNMOSド ライバ回路により、高速化が可能となることを解析により求める。



図3-5 FF-BiNMOSドライバ回路の遅延時間の負荷容量依存性

なお、以下では、出力特性の異なるFF-BiNMOSドライバ回路とCMOSド ライバ回路を対象に各回路の遅延式を導出する。BiNMOSドライバ回路の遅延式 は、FF-BiNMOSドライバ回路の遅延式を用いて導出できるため、ここでは、 省略した。

配線遅延RCを含むドライバ回路の簡易モデルを図3-6 (a) に、また、FF-BiNMOSドライバ回路およびCMOSドライバ回路の出力波形を図3-6 (b) に示す。FF-BiNMOSドライバ回路で配線負荷を駆動する場合、その遅延時間 は電源電圧からバイポーラ・トランジスタのビルトイン電圧Vg だけ低下した出力振 幅 (Vpp-Vg) で決まるため、出力波形としては0VからVpp-Vg で動作する波 形を用いた。各ドライバ回路の遅延時間は、図3-6 (a) に示す等価回路において、 出力Vour がVpp/2に到達する遅延時間で近似できる⁽⁴⁴⁾。図3-6 (b) に示す 出力波形を用いて、CMOSドライバ回路およびFF-BiNMOSドライバ回路の 遅延時間を求めた結果を以下に示す。

$$T_{pd}(CMOS) = t_{oM} + RC \cdot 1n \left(\frac{RC}{T_{M}} \frac{1}{1 - h_{M}} (exp \left(\frac{T_{M}}{RC}\right) - 1\right) \right)$$

- h_{M} T_{M} (3-17)
- RC 1 T_{FF}

$$T_{pd}(FF) = t_{0FF} + RC \cdot 1n \left(\frac{10}{T_{FF}} - \frac{1}{1 - h_{FF}} \left(e \times p \left(\frac{1}{RC}\right) - 1\right)\right)$$

- h_{FF}T_{FF} (3-18)

ここで、 tom、 toFF は、各ドライバ回路の出力の立上り開始時間を、 Tm 、 TFF は 出力の立上り時間を示したものである。また、 hm 、 hFF は、各ドライバの出力振幅 に対して、出力 Vour が VDD/2 に到達するまでの電圧比を示したものであり、次式 で与えられる。

$$h_{M} = (V_{DD}/2) / V_{DD} = 1/2$$
 (3-19)

$$h_{BiN} = (V_{DD}/2) / (V_{DD}-V_B)$$
 (3-20)

FF-BiNMOSドライバ回路がCMOSドライバ回路に比べて配線負荷を高速に 駆動できる条件は、Tpa(FF)≦Tpa(CMOS)であるから、(3-17)式および(3-18) 式より次式となる。

-42 -



(a) 配線負荷等価モデル



図3-6 配線負荷を含んだドライバ等価回路

$$t_{0M} - t_{0FF} \ge RC \cdot 1n \left(\frac{1 - h_{M}}{1 - h_{FF}} \cdot \frac{T_{M}}{T_{FF}} \cdot \frac{e \times p (T_{FF} / RC) - 1}{e \times p (T_{M} / RC) - 1}\right) - (h_{FF} T_{FF} - h_{M} T_{M}) \qquad (3-21)$$

FF-BiNMOSドライバ回路とCMOSドライバ回路の出力の立上り時間が等 しく、FF-BiNMOSドライバ回路の出力の立上り時間が、

T_{FF} = T_M (1 - V_B / V_{DD}) (3-22) で表される簡易高速化条件としては、(3-22)式を(3-21)式に代入して、

$$t_{0M} - t_{0FF} \ge RC \cdot 1 n ((1 - \frac{V_B}{V_{DD}}) (1 - \frac{2V_B}{V_{DD}})^{-1}) > 0 (3 - 23)$$

となる。

0.5 μ m B i CMOSデバイスでドライバ回路を構成した場合の高速化条件を求め る。(3-23)式において、FF-B i NMOSドライバ回路とCMOSドライバ回 路の出力の立上り開始時間差を 0.15 n s、バイポーラ・トランジスタのビルトイン 電圧 V_B を 0.6Vとした場合、FF-B i NMOSドライバ回路で高速動作できる配 線遅延RCは 0.6 n s となる。簡易高速化条件式の有用性を確めるために、(3-21) 式で与えられる高速化条件を求めた結果を図3-7に示す。ここでは、CMOSドラ イバ回路の立上り時間 T_M をT_M = 0.25 n s、FF-B i NMOSドライバ回路の立 上り時間 T_{FF}をT_{FF}=0.20 n s として高速化条件を求めた。FF-B i NMOSドラ イバ回路は、配線遅延(RC)が 0.6 n s となる長配線が存在しても、CMOSドラ イバ回路に比べて高速駆動が可能な条件を満足していることがわかる。

FF-BiNMOSドライバ回路の遅延時間の配線長依存性を、回路シミュレーションにより求めた結果を図3-8に示す。出力の立上り開始時間が削減できるFF-BiNMOSドライバ回路は、CMOSドライバ回路、BiNMOSドライバ回路に 比べて高速化が可能となる。特に、FF-BiNMOSドライバ回路は、5mmの配 線長(配線遅延 0.6nsに相当)が存在しても、ファンアウト数16の負荷を高速に 駆動できることがわかる。また、メモリ規模16Kbの周辺長に相当する長さ4mm の配線駆動に対して、FF-BiNMOSドライバ回路は、CMOSドライバ回路に 比べて遅延時間を20%、BiNMOSドライバに比べて遅延時間を10%削減できる。

-44-



図3-7 高速動作可能なFF-BiNMOSドライバ回路の 立上り開始時間と配線遅延の関係



図3-8 FF-BiNMOSドライバ回路の遅延時間の配線長依存性

前節で述べたBiNMOSドライバ回路の有用性を実証するために、0.5µmB iCMOSプロセスで、ドライバ回路を設計・試作し、各ドライバ回路の遅延時間を 評価した。代表的なデバイス特性を表3-2に示す。バイポーラ・トランジスタには、 ベース回りの寄生容量を低減できるポリエミッタ形式のバイポーラ・トランジスタを、 また、配線系にはアルミ2層配線を用いた。試作した遅延時間評価TEGを図3-9 に示す。チップサイズは、2mmx2mmである。TEGには、FF-BiNMOS ドライバ回路、およびBiNMOSドライバ回路を搭載した。特に、チップの右側に デコーダ回路を配置し、入出力信号を共通化することによって、各種ドライバ回路の 遅延時間のファンアウト特性が評価できるようにした。なお、搭載した各ドライバ回 路の入力容量は、スタンダードセルに用いる基本CMOSインバータ⁽⁴³⁾の入力容 量に一致させた。遅延時間評価としては、ドライバ回路を通過した場合と、ドライバ 回路を通過しない場合の出力波形の差分で遅延時間を評価した。特に、ドライバ回路 を複数個直列に接続して、出力波形の差分に誤差が生じないようにした。

FF-BiNMOSドライバ回路、およびBiNMOSドライバ回路により、ファ ンアウト数18の出力負荷を駆動した場合の各ドライバ回路の出力波形を図3-10 に示す。図3-10は、4段のドライバ回路を通過した場合の出力波形を示している。 FF-BiNMOSドライバ回路、およびBiNMOSドライバ回路の1段当たりの 遅延時間は、それぞれ、0.54ns、0.67nsであり、FF-BiNMOSドライバ回 路はBiNMOSドライバ回路に比べて、遅延時間を約20%削減できることを実証 した。また、各ドライバの消費電流は、動作周波数が40MHzの場合、それぞれ、 0.14mA、0.12mAであり、フィードフォワード制御による消費電流の増分は小さい ことを確認した。

各ドライバ回路の速度性能評価として、遅延時間のファンアウト数依存性を図3-11(a)に示す。各ドライバの遅延時間は、ファンアウト数が大きくなると配線遅 延の影響が含まれるため、負荷容量のみを駆動する場合の遅延時間に比べて大きくな るが、FF-BiNMOSドライバ回路はファンアウト数40の駆動に対しても、B iNMOSドライバ回路に比べて高速動作が可能となることがわかる。各ドライバ回 路の遅延時間の配線長依存性を図3-11(b)に示す。ここでは、配線抵抗の影響

表 3 ー 2 0. 5 μm B i CMOSデバイス特性

MOSFET	
ゲート長	0. 55µm
ゲート酸化膜厚	11nm
ドレイン飽和電流	
n MOSFET	360µA/µm
pMOSFET	180µA/µm
バイポーラ・トランジスタ	SOWNITART
エミッタサイズ	0.6x10μm ²
遮断周波数	12GHz
電流利得	8 0



図3-9 ドライバ回路遅延時間評価TEG



(a) FF-BiNMOSドライバ



図3-10 各ドライバ回路の実測波形



(a) 遅延時間のファンアウト数依存性





図3-11 BiNMOSドライバ回路の遅延特性(実測値)

が顕著になるように、ファンアウト数を1として、10mmの配線駆動に要する遅延 時間が評価できるようにした。測定値とシミュレーション値は比較的よく一致してお り、配線長が10mm存在しても、FF-BiNMOSドライバ回路は、BiNMO Sドライバ回路に比べて高速化が可能となることがわかった。

3.5 まとめ

本章では、高負荷を多段接続のインバータで駆動するドライバ回路として、最終段に BiNMOSインバータを用いたBiNMOSドライバ回路の最適構成法を述べた。ま た、遅延時間を更に削減できるドライバ回路として、フィード・フォワード制御を用い たドライバ回路の構成法を述べた。以下に得られた結果を要約する。

(1)ドライバ回路の遅延時間を最小にする、各段のインバータ構成、および、イン バータ・サイズが導出できる最適設計手法を明確にした。特に、ドライバ回路の占有 面積を一定にしてインバータ・サイズを最適化する設計手法を明らかにした。

(2) B i NMOSドライバ回路の遅延時間をさらに削減するために、B i NMOS インバータの駆動バイポーラ・トランジスタのベースを前々段のインバータで制御す るフィード・フォワード形 (FF) B i NMOSドライバ回路を提案するとともに、 その高速化条件を解析式で明らかにした。

(3) 各種ドライバ回路を 0.5μmBiCMOSプロセスで試作・評価し、FF-B iNMOSドライバ回路が、配線遅延を含む高負荷駆動に最も有用であることを実証 した。 第4章 ECL-CMOSメモリ構成法

4.1 まえがき

メモリの電源電圧は、主にMOSFETのドレイン・ソース間耐圧、および、ゲー ト・基板間耐圧で決まる。メモリの各要素回路をバイポーラECL (Emitter Couple d Logic)回路とCMOS回路に分離し、CMOS回路の印加電圧のみを低電圧化すれ ば、ECL回路の高速性能とCMOS回路の高集積性能を同時に実現できる。本章で は、メモリセルを除く周辺回路をECL回路で構成し、メモリセルの低電位電源 (V ss)を昇圧して、CMOSメモリセルの印加電圧を低電圧化したECL-CMOSメ モリ構成⁽²⁵⁾⁽⁴⁵⁾を述べる。特に、ECL-CMOSメモリ構成におけるECLレベ ルからMOSレベルへのレベル変換方式、および電源変換方式を従来メモリ構成と比 較することによって、その有用性を明確化する。

4.2 ECL回路とメモリ構成

典型的なバイポーラECL回路を図4-1に示す。ECL回路は、電源電圧に比べ て小振幅のECLレベル(高レベル-0.8 V、低レベル-1.6 V)の信号で動作する 回路であり、入力信号の検出を行う電流切り換え回路と、高負荷容量を駆動するエミ ッタフォロワ回路からなる。ECL回路は入出力信号を高電位電源側で小振幅動作さ せるため、電流切り換え回路を構成する駆動バイポーラ・トランジスタQ1 、Q2 の コレクタ・エミッタ間電圧を小さくできる。特に、駆動バイポーラ・トランジスタの 最大コレクタ・エミッタ間電圧 V cE (max) は、入力信号レベルを判定する基準電圧 V REF (-1.2 V)、およびバイポーラ・トランジスタのビルトイン電圧(VB)を 用いて次式で表される。

 $V_{ce}(max) = |V_{REF}| + V_B < |V_{EE}|$ (4-1) このため、ECL回路では、外部電源電圧(V_{EE})を低下させずにコレクタ・エミッ 夕間耐圧の小さいバイポーラ・トランジスタが搭載できる。



図4-1 ECL回路構成

メモリの周辺回路をECL回路で構成し、メモリセル部をCMOS回路で構成し、 さらには、CMOSメモリセル部の低電位電源(Vss)を昇圧したECL-CMOS メモリ構成を図4-2に示す。周辺回路にバイポーラECL回路を用いると、小振幅 信号で番地選択、および読出し動作が実現できるため高速動作が可能となる。更には、 CMOS回路の低電位電源を昇圧することによって、メモリセル部に耐圧の小さいM OSFETが搭載できるとともに、ECLレベルからMOSレベルへのレベル変換が 高速化できる。

以下では、ECL-CMOメモリ構成におけるレベル変換方式、および電源変換方 式の特徴を従来方式と比較して述べる。



図4-2 ECL-CMOSメモリ構成

4.3 レベル変換方式の比較

ECL-CMOSメモリ構成および従来のメモリ構成における番地選択回路のレベ ル変換方式を図4-3に示す。ECL-CMOSメモリ構成では、ECLレベルの信 号で番地選択を行い、セルの直前で小振幅信号をCMOSレベルの信号にレベル変換 することにより、高速動作を実現している。一方、従来のメモリ構成では、ECLレ ベルの信号を直ちにCMOSレベルに変換し、CMOSレベルの信号で番地選択を行 っている。以下では、各レベル変換方式の性能を遅延時間、および消費電力の点から 比較する。

4.3.1 遅延時間の比較

本節では、レベル変換の遅延時間を決めているドライバ回路を対象に、小振幅動作のECL回路と3章で述べた大振幅動作のBiNMOSドライバ回路の遅延時間を比較する。

ECL回路の遅延時間 t_{pd}(ECL) は、図4-1に示すように、バイポーラ電流切り 換え回路での遅延時間 t_{pd}(CML) とエミッタフォロワ回路での遅延時間 t_{pd}(EF)の 和で表される。エミッタフォロワ回路の遅延時間として、2章の(2-6)式で表さ れる遅延式を用いれば、ECL回路の遅延時間は次式で表される⁽⁴⁶⁾。

 $t_{pd}(ECL) = t_{pd}(CML) + t_{pd}(EF)$

$$= t_{pd}(CML) + \frac{1}{2} \left(\left(\frac{\tau_{i} V_{ECL} C_{L}}{I_{CML}} \right)^{1/2} + \frac{1}{2} \frac{V_{ECL} C_{L}}{I_{EF}} \right)$$

$$(4-2)$$

T: : 駆動トランジスタのベース走行時間

VECL : ECL回路の信号振幅

C₁ :外部負荷容量

I CML : バイポーラ電流切り換え回路の定電流源の電流値

IEF :エミッタフォロワ回路の定電流源の電流値

(4-2)式において、右辺第2項が出力の立上り時のエミッタフォロワ回路の遅延 時間を、第3項が出力の立下り時の遅延時間を示している。



(a) ECL-CMOSメモリ構成



(b) BiNMOSメモリ構成

図4-3 レベル変換方式の比較

ECL回路とBiNMOSドライバ回路の遅延時間を、(4-2)式の右辺第2項、 および(3-12)式の最終項で与えられるエミッタフォロワ回路の遅延式を用いて比 較する。

ECL回路の信号振幅を 0.8V、BiNMOS回路の信号振幅を 3.3Vとした場合、 ECL回路はBiNMOS回路に比べて、信号振幅を約1/4に削減できる。(4-2)式、および (3-12)式より、各回路の駆動電流を同一とした場合 ($I_{CML} = I_3$)、ECL回路は信号振幅の小振幅化により、BiNMOS回路に比べて遅延時 間を1/2に削減できることがわかる。

ドライバ回路の遅延時間の配線長依存性を、0.5µmBiCMOSデバイスを用 いて、回路シミュレーションにより求めた結果を図4-4に示す。配線長が15mm 存在しても、ECL回路は信号振幅の小振幅化により、BiNMOSドライバ回路に 比べて高速動作を行えることが分かる。特に、配線長が10mm存在した場合には、 ECL回路はBiNMOSドライバ回路に比べて遅延時間を40%、フィードフォワ ード (FF) 形BiNMOSドライバ回路に比べて、遅延時間を20%削減できる。

4.3.2 消費電流の比較

本節では、レベル変換の消費電流を決めているデコーダ回路を対象に、ECLデコ ーダ回路と従来のCMOSデコーダ回路の消費電力を比較する。なお、ECLデコー ダ回路としては、図4-5(a)に示すような選択したトランジスタにしか電流を流 さないシリーズ・ゲート回路を用いた。

ECLデコーダ回路の消費電流 I (ECL) は、定電流源を用いるため、動作周波数に 係わらず、定電流値 I CMI を用いて次式で近似できる。

 $I_{(ECL)} = I_{CML} \qquad (4-3)$

一方、CMOSデコーダ回路は、電源電圧(Vss)レベルで負荷容量C_Lを充放電 するため、その消費電流 I_(cmos)は動作周波数 fを用いて次式で表される。

 $I_{(CMOS)} = 2 C_L | V_{SS} | f$ (4-4)

各デコーダ回路の消費電流の動作周波数依存性を図4-6に示す。ECLデコーダ 回路の定電流値I_{CML}を1mAとし、CMOSデコーダ回路の負荷容量C_Lを0.2 pF、電源電圧をV_{ss}=-3.3 Vとした場合、動作周波数f=757MHzで各論理 回路の消費電流が等しくなる。メモリの目標動作周波数は、200MHz以上(アク



図4-4 ドライバ回路の遅延時間の配線長依存性



(a)シリーズ・ゲート形ECLデコーダ回路(b)CMOSデコーダ回路



セス時間5ns以下)であり、動作周波数の向上とともにECLデコーダ回路とCM OSデコーダ回路の消費電流の差がなくなることを示した。



図4-6 デコーダ回路の消費電流の動作周波数依存性

4.4 電源変換方式の比較

電源変換回路によりCMOSメモリセル部の印加電圧を低電圧化する手法として、 セルの高電位電源(V_{DD})を降圧する手法がTTLインタフェイスの論理回路で用い られている⁽⁴⁷⁾。本方式をECL-CMOSメモリ構成に適用した場合には、高レベ ル側で発生した番地選択信号を低電位側にレベルシフトする回路が必要となるため、 遅延時間、および消費電力が増大する。ここでは、レベルシフトが不要な電源変換方 式として、メモリセルの低電位電源(V_{ss})を昇圧する構成を提案した。

以下では、Vss昇圧方式とVpp降圧方式の比較を行い、ECL-CMOSメモリ構成では、Vss昇圧方式が有用となることを示す。

4.4.1 Vss昇圧方式とVpp降圧方式

V_{ss}昇圧方式とV_{DD}降圧方式を表4-1に示す。V_{ss}昇圧方式は、メモリセル部の 低電位電源V_{ss}を昇圧する電源変換方式であり、一定のセル電流を定電流源で吸収す ることによりV_{ss}レベルを昇圧できる。定電流源により、V_{ss}レベルは外部電源変動 の影響を受けず、一定のCMOSレベルが高電位電源側で得られる。このため、EC L周辺回路からCMOS回路へのレベル変換が容易となり、MOSレベルが小さくな るほど、V_{ss}レベルが高電位電源側に接近し、レベル変換を高速化できる。

一方、V_{DD}降圧方式は、メモリセル部の高電位電源V_{DD}を降圧する電源変換方式で あり、定電圧源V_{REF}を用いたフィードバック回路によりV_{DD}レベルが降圧できる。 フィードバック回路により、V_{DD}レベルは外部電源変動とともに変動し、MOSレベ ルを一定に保つため、ECLレベルからMOSレベルへのレベル変換が外部電源電圧 の影響を直接受けることになる。又、MOSレベルが小さくなるほど、V_{DD}レベルは 低電位電源側に接近し、ECL回路からCMOS回路へのレベル変換に要する遅延時 間が増大する。

以上のことから、本メモリ構成では電源変換方式として、Vss昇圧方式を採用した。

- 61 -



表4-1 電源変換方式の比較

4.4.2 BiCMOSデバイス構成

Vss昇圧方式でCMOS回路をpタイプのシリコン基板(以下、p基板と略す。) 上に形成する場合、nMOSFETに印加する基板電圧に対して、次のような問題点 が生じる。

(1) n M O S F E T の 基 板 電 圧 を p 基 板 と 同 じ 最 低 電 位 V EE に し た 場 合。

nMOSFETのゲート・基板間に高電圧が印加され、ゲート酸化膜耐圧が問題と なる。また、nMOSFETのソース電位が基板電位に比べて上昇するため、バック ゲート効果によりしきい値電圧が上昇する。更には、メモリセル・アレイ内に基板電 位固定用の外部低電位電源線を通過させなければならないため、セル面積が増大する。 (2) nMOSFETの基板電圧を内部昇圧電位Vssにした場合。

nMOSFETの基板端子からp基板を通してリーク電流が増大する。

上記(1)、(2)の問題点を解決するため、ここでは、図4-7に示すように、 nMOSFETをpウェル内に形成し、pウェルをバイポーラ・トランジスタの形成 に用いる高不純物濃度のn⁺ 埋込み層、およびn⁺ コレクタ補償層で囲むpウェル分 離を行った。pウェル分離により、nMOSFETの基板端子に内部電源Vssを印加 しても、n⁺ 埋込み層によりp基板へのリーク電流が抑制できる。特に、pMOSF ETを構成するnウェルもn⁺ 埋込み層で囲むことによって⁽⁴⁵⁾、ラッチアップ耐性、 およびメモリセルで問題となるα線によるソフトエラー耐性を強化した。

ラッチアップは、図4-8に示すように、nウェル中の寄生pnpトランジスタと pウェル中の寄生npnトランジスタによりサイリスタ回路が構成され、CMOS回 路のスイッチング時の基板電流等によってサイリスタ回路が動作し、電流が流れ続け る現象である。両ウェルをn⁺層で囲むデバイス構成〔図4-8 (b)参照〕は、p ウェルのみをn⁺層で囲むデバイス構成〔図4-8 (a)参照〕に比べて、nウェル の等価抵抗R³、を小さくできるのでラッチアップ耐性が向上する⁽⁴⁸⁾。なお、本デ バイス構成のラッチアップ耐性を更に向上させるデバイス構成として、両ウェル分離 に溝分離加工技術を用い、寄生バイポーラ・トランジスタができないようにする構成 も、小中らによって報告されている⁽⁴⁹⁾。

-63-



図4-7 ウェル分離形BiCMOSデバイス構成



(a) pウェル分離形BiCMOSデバイス構造と等価回路



(b) 両ウェル分離形BiCMOSデバイス構造と等価回路

図4-8 ウェル分離形BiCMOSデバイスのラッチアップ耐性

ソフトエラーは、パッケージ等から放出されたα線がシリコン基板中に進入した場 合に生じるメモリセルの情報破壊である。特に、シリコン基板中に生じた過剰電子が メモリセルの高レベルを保持しているnMOSFETのドレイン端子に吸収され、ド レイン・基板間に過渡電流が流れることにより、メモリセルの情報破壊が生じる。両 ウェルをn⁺層で囲むウェル分離構成では、シリコン基板中に生じた過剰電子がn⁺ 層で吸収され、MOSFETを構成しているウェル内部への過剰電子の影響が緩和さ れるためソフトエラー耐性が向上する⁽⁵⁰⁾。

ウェル分離構成の 0.8μmBiCMOSプロセスで 256Kb用メモリセルを試作し、 そのソフトエラー耐性を評価した⁽⁵¹⁾。ソフトエラー耐性評価には、実験が容易なパ ルス・レーザテスタ⁽⁵²⁾を用いた。比較のために、同一プロセスでウェル分離のない 256Kb用メモリセル、2μmCMOSプロセスの 64 Kb用メモリセル⁽⁵³⁾、およ び4μmCMOSプロセスの1Kb用メモリセル⁽⁵³⁾のソフトエラー耐性も評価した。 評価結果を図4-9に示す。ソフトエラー耐性としては、α線がシリコン基板中を通 過する際に失うエネルギー(阻止能〔LET〕)で評価している。LETとα線の持 つエネルギーの関係は、次式で与えられる⁽⁵³⁾。

1 (LET) = 1 (MeV/(mg/cm²)) = 0.232 (MeV/µm) (4-5) (4-5) 式の右辺は、例えば、5 M e Vのエネルギーをもつα線は、シリコン中を 約25µmまで進入することを示しており、LETの値が大きい程ソフトエラー耐性 が向上していることを示している。α線によりソフトエラーが生じるLETの領域を 網掛けで示した。図4-9より、ウェル分離構成を用いた256 Kb用メモリセルは、 ウェル分離のないメモリセルに比べてソフトエラー耐性が約1.5 倍大きくなる。ウェ ル分離のない256 Kb用メモリセルも、シリコン基板が高不純物濃度のエピタキシャ ル・ウエハを用いているために、64Kb用および1Kb用メモリセルに比べてソフト エラー耐性が向上しているが⁽⁵³⁾、今後の低電圧化によりメモリセルのソフトエラー 耐性が低下することを考慮すると、ウェル分離構成が有用となる。

-66 -


図4-9 ウェル分離形BiCMOSデバイスを用いた CMOSメモリセルのソフトエラー耐性

4.5 まとめ

本章では、高速動作可能な低電圧メモリ構成として、メモリセルを除く周辺回路を バイポーラECL回路で構成し、CMOSメモリセルの低電位電源Vssを外部低電位 電源VEEに比べて昇圧し、メモリセルの印加電圧を低電圧化したECL-CMOSメ モリの構成法を述べた。特に、ECL-CMOSメモリ構成におけるレベル変換方式、 およびメモリセル部の電源変換方式の特徴を明確にした。以下に得られた結果を要約 する。

- (1) ECLレベルからCMOSレベルへのレベル変換方式として、ECLレベルの 小振幅信号で番地選択を行い、メモリセルの直前でECLレベルの信号をCMOS レベルの信号にレベル変換する方式が、従来のCMOSレベルの信号で番地選択を 行うレベル変換方式に比べて高速動作が可能となることを明確化した。
- (2) ECL-CMOSメモリ構成におけるメモリセルの電源変換方式として、セルの低電位電源Vssを昇圧する電源変換方式が、セルの高電位電源Vonを降圧する電源変換方式に比べて、高速かつ安定なレベル変換に適していることを明確化した。 また、セルの低電位電源Vssを昇圧する電源変換方式に必要なデバイス構成として、 nMOSFETを形成するpウェルを、高不純物濃度のn⁺ 埋込み層でシリコン基板と分離するpウェル分離構成の特徴を明確化した。

第5章 バイポーラ周辺回路構成法

5.1 まえがき

ECL-CMOSメモリ構成における周辺回路をバイポーラECLメモリと同じ周 辺回路⁽⁵⁴⁾で構成した場合には、セルの番地選択を行う電流切り換え形の論理回路が セル毎に必要となるため、選択回路の消費電力が大きくなる。このため、従来の周辺 回路構成は、メモリ規模が256Kb以上の大容量メモリに適用できなくなる。また、 ECL-CMOSメモリ構成では、ECLレベルからCMOSレベルへのレベル変換 回路や、メモリセルの低電位電源(Vss)を発生するVss発生回路が必要となる。

本章では、大容量メモリに適用可能なバイポーラ周辺回路構成として、まず、選択 回路では、選択されたトランジスタにしか電流が流れないシリーズ・ゲート回路を主 体とした低電力デコーダ回路の構成法を述べる。また、電流切り換え回路を用いたレ ベル変換回路の構成法を述べる。つぎに、読出し回路では、大規模メモリに適用可能 な回路構成として、出力バッファ回路にもマルチプレクシング機能を備えた多段マル チプレクシング方式⁽⁵⁰⁾を述べる。最後に、Vss発生回路では、メモリセル電流が変 動しても一定の低電位電源が供給できる電流源の構成法を述べる。

5.2 選択回路の構成法

ECL-CMOSメモリ構成における選択回路構成を図5-1に示す。選択回路は、 プリデコーダ回路、メインデコーダ回路、およびワードドライバ回路からなる。選択 回路の消費電力を低減するために、デコード数の多いメインデコーダ回路には、選択 されたトランジスタにしか電流を流さないシリーズ・ゲート回路を用いた。また、シ リーズ・ゲート回路の動作を可能とするために、前段のプリデコーダ回路には、高レ ベル選択可能なコレクタドッティング回路⁽⁵⁵⁾を用いた。また、高速動作を行うため に、各回路ブロックの信号振幅を小振幅化するとともに、各回路ブロックの回路機能 を複合化し、プリデコーダ回路でECLレベルの検出とデコードを、また、メインデ コーダ回路でデコードとECLレベルの増幅を、1段の回路で実現することによって 回路段数を削減した。



図5-1 ECL-CMOSメモリにおける選択回路構成

以下では、選択回路を構成する各回路ブロックの構成法を述べる。

5.2.1 プリデコーダ回路の構成法

コレクタ・ドッティング回路を用いたプリデコーダ回路を図5-2に示す。コレク タ・ドッティング回路でECLレベルの検出およびデコードを行い、エミッタフォロ ワ回路で高負荷を高速に駆動している。コレクタ・ドッティング回路は、図5-2 (a)に示すように、複数のECL回路のコレクタを共通化し、共通の負荷抵抗に電 流を流さない入力の組合せにより、高レベル選択を行う回路である。ここでは、負荷 抵抗と並列にダイオードを接続し、低レベルが一定(-0.8V)となるようにして、 低レベルから高レベルへの変換に速度ばらつきが生じないようにした。コレクタ・ド ッティング回路の入力ビット数をn、駆動トランジスタ1個当たりに流れる電流値を IECLとすれば、遅延時間 tpd(CD)は次式で与えられる⁽⁴⁶⁾。

tpa	$\tau_i(CD) = \tau_i$	+ R _B C _D	+ R _в С	вс (1 +	R _L)	
	+ R L	Свс (1 +	$\frac{r_{\rm D}}{R_{\rm L}}$)	+R _L ($n C_{cs} + (n - 1)$) C _{BC})
	+ (R	$(L + R_{BF})$	CBCF			(5 - 1)
τ _i	:駆動トラ	ンジスタの)ベース走	行時間		
Rв	:	"	ベース抵	抗		
Съ	:	"	拡散容量	(C _D =	τ _i Ι _{ECL} /0.152	.
Свс	:	"	ベース・	コレクタ	間容量	
r _D	:	"	順方向ダ	イオード	等価抵抗 (r _p =().15/Iecl)
Ccs	:	11	コレクタ	・基板間	容量	
RL	:電流切り	換え回路の)負荷抵抗			
R _{BF}	:エミッタ	フォロワ駆	図動トラン	ジスタの	ベース抵抗	
CBCF	:	"			ベース・コレクタ	間容量

(5-1) 式を表5-1に示す 0.8µmBiCMOSプロセスのバイポーラ・トラ ンジスタに適用して、遅延時間の入力ビット数依存性を求めた結果を図5-3 (a) に示す。コレクタ・ドッティング回路では、入力ビット数の増加による遅延時間の増 加は、入力ビット数当たり約 0.05 nsと小さいことがわかる。



(a) コレクタ・ドッティング回路



(b) ダイナミック・エミッタフォロワ回路

図5-2 プリデコーダ回路構成

パラメータ	パラメータ名	, パラメータ値
Ti	ベース走行時間	13.5 (ps)
RB	ベース抵抗	340 (Ω)
Rbf	ベース抵抗 (エミッタフォロワ部)	170 (Ω)
Свс	ベース・コレクタ容量	25 (fF)
CBCF	ベース・コレクタ容量 (エミッタフォロワ部)	50 (fF)
Ccs	コレクタ・基板間容量	35 (fF)

表5-1 バイポーラトランジスタのデバイスパラメータ (0.8µmBiCMOSプロセス)

-73-



(a) コレクタ・ドッティング回路の遅延時間の入力ビット数依存性



(b) プリデコーダ回路の消費電流の入力ビット数依存性

図5-3 プリデコーダ回路の性能

つぎに、高負荷を駆動するエミッタフォロワ回路の構成法を述べる。エミッタフォ ロワ回路は、第4章で述べたように高負荷に対して高速駆動が可能であるが、各回路 に定電流源が必要となる。プリデコーダ回路では、エミッタフォロワ回路がコレクタ ・ドッティング回路の各出力に必要であり、コレクタ・ドッティング回路の各出力は、 入力ビット数の2の市乗に比例して増加するため、エミッタフォロワ回路での消費電 流も同様に増加する。ここでは、図5-2(b)に示すように、エミッタフォロワ回 路の負荷素子にバイポーラ・トランジスタを用い、選択されたエミッタフォロワ回路 にのみ電流を流す電流切り換え形のダイナミック・エミッタフォロワ回路⁽⁵⁶⁾を用い た。特に、負荷素子に用いるバイポーラ・トランジスタのコレクタ・ベース間にRC 回路で構成した遅延素子を挿入することによって、出力の立下りを定電流で高速に駆 動できるようにした。

ダイナミック・エミッタフォロワ回路による消費電力の削減効果を解析により求める。エミッタフォロワ回路1段当たりの電流値をIDEF とした場合、プリデコーダ回路での消費電流 IFRE (new) は次式で与えられる。

I PRE (new) = n 2ⁿ⁻¹ I_{ECL} + I_{DEF} (5-2)
また、従来のエミッタフォロワ回路を用いたプリデコーダ回路の消費電流
I_{PRE} (conv)は、

 I_{PRE} (conv) = n 2ⁿ⁻¹ I_{ECL} + 2ⁿ I_{DEF} (5-3) となる。(5-2) 式、および(5-3) 式において、 I_{ECL} = 0.5mA、 I_{DEF} = 2 mAとした場合の、プリデコーダ回路の消費電流の入力ビット数依存性を図5-3 (b) に示す。入力ビット数が増加するほど、ダイナミック・エミッタフォロワ回路 によって低消費電力化が図れることがわかる。特に、プリデコーダ回路の入力ビット 数が4ビットの場合、本形式を用いることにより消費電流を50%以上削減できる。 尚、ダイナミック・エミッタフォロワ回路での遅延時間 t_{Pd} (DEF) は、(4-2) 式より、負荷容量をC_L、信号振幅をV_{ECL}とすれば次式で与えられる。

$$t_{pd}(DEF) = \frac{1}{2} \left(\left(\frac{\tau_i C_L V_{ECL}}{I_{ECL}} \right)^{1/2} + \frac{C_L V_{ECL}}{2 I_{DEF}} \right) (5-4)$$

— 75 —

5.2.2 メインデコーダ回路の構成法

シリーズ・ゲート回路を用いたメインデコーダ回路構成を図5-4(a)に示す。 縦積み3段のシリーズ・ゲート回路を用いることにより、各段のプリデコード数を分 散して大容量デコードが可能になるようにした。シリーズ・ゲート回路は、選択され たトランジスタにしか電流を流さない回路であるため、デコード数が増大しても消費 電力は増大しない。シリーズ・ゲート回路で構成したデコーダ回路の消費電流のデコ ード数依存性を図5-5(a)に示す。比較のために、デコーダの出力毎に電流切り 換え形論理回路を用いる従来のバイポーラ・デコーダ回路 (54)の消費電流特性も示し た。従来のバイポーラ・デコーダ回路の消費電流は、デコード数に比例して増加する のに対して、シリーズ・ゲート回路によるデコーダ回路の消費電流は一定となる。デ コード数が 1024 を越えると、シリーズ・ゲート回路を用いたデコーダ回路は、従来 のデコーダ回路に比べて消費電流を3桁削減できる。

シリーズ・ゲート回路の高速化については、メモリ容量が大規模化するにつれて増 加する上段ゲートの入力容量を削減するために、シリーズ・ゲート回路前段にエミッ タフォロワ回路を挿入して負荷容量を分散させた(図5-4(b)参照)。また、エ ミッタフォロワ回路の消費電流を削減するために、ダイナミック・エミッタフォロワ 回路同様、負荷素子に選択機能を設けた電流切り換え形の選択機能付エミッタフォロ ワ回路 (56) を用いた。

選択機能付エミッタフォロワ回路の有用性を解析式により導出する。まず、シリー ズ・ゲート回路の上段、中段、および下段のデコード数を、2^{™1}、2^{™2}、2^{™3}とし、 総デコード数を2^Mとする。このとき、各デコード変数に対して次式が成立する。

(5 - 5)

M = m 1 + m 2 + m 3デコーダ回路の遅延時間TDEC は、プリデコーダ回路のダイナミック・エミッタフォ ロワ回路での遅延時間とメインデコーダ回路での遅延時間の和で表される。シリーズ ・ゲート回路のみで構成したデコーダ回路の遅延時間Tpec (conv)は、(5-4)式 で与えられるダイナミック・エミッタフォロワ回路の遅延時間、および(4-2)式 で与えられるシリーズ・ゲート回路の遅延時間tpa(SG)を用いれば、

$$T_{DEC} (conv) = \frac{1}{2} \left(\left(\frac{\tau_i C_{L1} V_{ECL}}{I_{ECL}} \right)^{1/2} + \frac{C_{L1} V_{ECL}}{2 I_{DEF}} \right) + t_{Pd} (SG)$$
(5-6)



(a) シリーズゲート回路



(b) 選択機能付エミッタフォロワ回路

図5-4 メインデコーダ回路構成



(a) 消費電流のデコード数依存性



(b) 遅延時間のデコード数依存性

図5-5 メインデコーダ回路の性能

となる。ここで、C_{L1}はダイナミック・エミッタフォロワ回路の負荷容量であり、シ リーズ・ゲート回路の1駆動トランジスタ当たりの入力容量C_{SE}、および配線容量C₀ を用いて次式で表される。

 $C_{L1} = C_{SE} 2^{M-m1} + C_0 2^{M-1}$ (5-7)

一方、選択機能付エミッタフォロワ回路とシリーズ・ゲート回路を用いたデコーダ 回路の遅延時間Tpec (new) は、シリーズ・ゲート回路の2^{m2}個の上段ゲートを、消 費電流 I sef のエミッタフォロワ回路で駆動する場合、次式で表される。

$$T_{DEC} (new) = \frac{1}{2} \left(\left(\frac{\tau_{i} C_{L2} V_{ECL}}{I_{ECL}} \right)^{1/2} + \frac{C_{L2} V_{ECL}}{2 I_{DEF}} \right) + \frac{1}{2} \left(\left(\frac{\tau_{i} C_{L3} V_{ECL}}{I_{DEF}} \right)^{1/2} + \frac{C_{L3} V_{ECL}}{2 I_{SEF}} \right) + t_{pd} (SG)$$

$$(5 - 8)$$

ここで、(5-8)式の右辺第1項はダイナミック・エミッタフォロワ回路での遅 延時間であり、第2項が選択機能付エミッタフォロワ回路での遅延時間である。また、 C_{L2}はダイナミック・エミッタフォロワ回路の負荷容量であり、選択機能付エミッタ フォロワ回路の入力容量C_{BC}を用いて次式で表される。

C_{L2} = C_{Bc} 2^{M- (m1+m2)} + C_o 2^{M-1} (5-9) さらに、C_{L3}は選択機能付エミッタフォロワ回路の負荷容量であり、シリーズ・ゲー ト回路上段ゲートの駆動トランジスタ数 2^{m2}個を用いて次式で表される。

 $C_{L3} = (C_{SE} + C_0 \ 2^{m_1}) \ 2^{m_2}$ (5-10)

(5-6) 式~(5-10) 式において、上段ゲートのデコード数を 16(m1=4)、 中段ゲートのデコード数を8 (m2=3) とし、 0.8µmBiCMOSデバイスでデ コーダ回路を構成した場合の遅延時間のデコード数依存性を図5-5 (b) に示す。 デコード数の増加とともに、選択機能付エミッタフォロワ回路により遅延時間を削減 できることがわかる。特に、デコード数が 2048(M=11) の場合には、本形式を用い ることにより遅延時間を約50%削減できる。

-79-

5.2.3 ワードドライバ回路の構成法

CMOSメセリセルを駆動するワードドライバ回路には、セルのワード線を駆動す るドライバ回路の他に、前段のシリーズ・ゲート回路の出力をCMOSレベルに増幅 するレベル変換回路が必要となる。ここでは、高速動作可能な電流切り換え回路を用 いてレベル変換回路を構成した⁽⁵⁶⁾(図5-6参照)。レベル変換回路は、ダイオー ド付CMOSインバータと電流切り換え回路からなる。ダイオード付CMOSインバ ータにより、入力信号を反転し、その出力信号を低レベル側にレベルシフトすること によって、後段の電流切り換え回路が高速に動作できるようにした。また、電流切り 換え回路では負荷抵抗と並列にバイポーラ・トランジスタを接続し、レベル変換回路 の入力信号でバイポーラ・トランジスタを駆動することによって、出力の立上り時間 を加速した。



レベル変換回路

CMOSインバータ

図5-6 ワードドライバ回路構成

レベル変換回路の遅延時間の入力振幅依存性を解析により求める。まず、ダイオー ド付CMOSインバータの遅延時間を求める。インバータ回路を構成するpMOSF ETの駆動電流 Ip は、入力電圧 V_{IN}、および V_{DS}= V_{GS}= V_{SS}の場合の飽和電流 I_{P0}を用いて次式で表される。

$$I_{P} = I_{P0} \left(\frac{V_{IN} - \nu_{T}}{1 - \nu_{T}} \right)^{\alpha}$$
(5-11)

ここで、ν_T は電源電圧で規格化したしきい値電圧であり、αは飽和電流のゲート電 圧依存性を示す係数である。(5-11)式より、ダイオード付СМОSインバータの 出力が、Vssレベルから10%上昇するまでの遅延時間 tpdH は、入力の立下り時間 t_T、および負荷容量C₁を用いて次式で近似できる⁽⁴¹⁾。

$$t_{pdH} = \left(\nu_{T} + \left(\frac{0.1 + V_{SS} + C_{L}}{I_{P0}}\right) - \frac{(1 + \alpha)}{(V_{SS} / V_{IN}) + t_{T}}\right) - \frac{(1 + \alpha)}{(V_{SS} / V_{IN}) + t_{T}}\right)$$

$$x \left(\frac{V_{SS}}{V_{IN}}\right) + t_{T} - \frac{t_{T}}{2} - \frac{(5 - 12)}{2}$$

N

また、ダイオード付СМОSインバータの出力が、V_{ss}レベルからバイポーラトラ ンジスタのビルトイン電圧V_B だけ上昇した電圧値(V_{ss}-V_B)から電源電圧の90 %まで下降するまでの遅延時間 t_{pdL} は、インバータの出力が(V_{ss}-V_B)となる 入力電圧V_{IN}、および n MOSFETの等価抵抗R_N を用いて次式で近似できる。

t_{pdL} = t_T (1 - V_{IN}' / V_{IN}) + R_N C₁ - t_T / 2 (5-13) (5-12) 式、(5-13) 式、および電流切り換え回路での遅延時間 t_{pd} (CML)を用 いれば、レベル変換回路での遅延時間 t_{pd} (LEV) は次式となる。 t_{pd} (LEV) = (1 / 2) (t_{pdH} + t_{pdL}) + t_{pd} (CML)

$$= \frac{1}{2} \left(\left(\nu_{T} + \left(\frac{0.1 + V_{SS} + C_{1}}{I_{P0}} \right) \frac{(1 + \alpha)}{(V_{SS} / V_{1N}) t_{T}} \right) \frac{(1 + \alpha)}{(V_{SS} / V_{1N}) t_{T}} \right)$$

$$\times \left(V_{SS} / V_{1N} \right) t_{T} + R_{N} C_{L} - t_{T} \frac{V_{1N}}{V_{1N}} + t_{Pd} (CML) (5 - 14)$$

(5-14) 式を 0.8µmB i CMOSデバイスに適用して、レベル変換回路の遅延 時間の入力振幅依存性を求めた結果を図5-7に示す。比較のために、シミュレーションにより求めた結果も示した。図5-7より、解析式とシミュレーションは比較的 よく一致しており、広範囲の入力振幅に対して、遅延時間の変動の少ないレベル変換 が可能となる。



図5-7 レベル変換回路の遅延時間の入力振幅依存性

5.2.4 選択回路の性能比較

0.8μmBiCMOSプロセスでメモリ規模256Kbを想定して、周辺回路の選 択回路を構成した場合、遅延時間2.9ns、消費電流150mAの性能が得られた。 選択回路での遅延時間の内訳を図5-8に示す。比較のために、BiCMOS論理ゲ ートで構成した従来の選択回路⁽¹⁵⁾の遅延時間も示した。ECL-CMOSメモリ構 成では、デコード後にレベル変換を行う回路構成となるため、レベル変換機能を含む ワードドライバ回路での遅延時間は従来回路に比べてわずかに増加する。しかしなが ら、デコーダ回路で信号振幅、および回路段数を削減できる本回路構成は、選択回路 全体の遅延時間を従来回路に比べて1/2に削減できる。特に、遅延時間の削減効果 は、回路段数を従来の7段から3段に削減できるプリデコーダ回路での効果が大きい ことがわかる。



図5-8 選択回路の速度性能比較

ECL-CMOSメモリ構成における読出し回路構成を図5-9に示す。読出し回路は、マルチプレクサ回路、およびセンスアンプ/出力バッファ回路からなる。読出 し回路は、メモリセルの情報を小振幅信号のまま外部に出力できるため、選択回路に 比べて高速動作が可能となる。ここでは、大容量メモリに適用可能な回路構成として、 出力バッファ回路にもマルチプレクシング機能を持たせた多段マルチプレクシング方式⁽⁵⁶⁾を述べる。

以下では、多段マルチプレクシング方式を構成する各回路ブロックの回路構成法を 述べる。



図5-9 ECL-CMOSメモリにおける読出し回路構成

5.3.1 マルチプレクサ回路の構成法

マルチプレクサ回路には、高速動作可能なエミッタ・ドット回路を用いた。マルチ プレクサ回路は、エミッタ・ドット回路、列選択回路、および読出し加速回路からな る(図5-10参照)。エミッタ・ドット回路は、負荷容量の大きい共通データ線を エミッタフォロワ回路で駆動できるため高速動作が可能となる。ここでは、エミッタ フォロワ回路の出力をダイオードでレベルシフトすることによって、後段のセンスア ンプが高速動作できるようにした。また、エミッタ・ドット回路の負荷素子に電流切 り換え形の電流源を用い、選択したブロックにのみ電流が流れるようにして消費電流 を削減した。マルチプレクシング動作を行う列選択回路では、選択列のビット線を高 電位電源(0V)でプルアップし、非選択列のビット線を電源VP(-0.8V)でプ ルアップすることにより、エミッタ・ドット回路の出力に選択したメモリセル情報が 発生するようにした。読出し加速回路では、各ビット線対にエミッタフォロワ回路を 設け、メモリの読出し動作時に、ビット線をエミッタフォロワ回路で昇圧することに よって、ビット線振幅が書込み動作時の大振幅信号から読出し動作時の小振幅信号に 変化する際の遅延時間を削減した(図5-11(a)参照)。

エミッタ・ドット回路を用いたマルチプレクサ回路の有用性を解析式により求める。 マルチプレクシング数を2ⁱ、共通データ線に接続するエミッタフォロワ回路1ビッ ト当たりの負荷容量をC_{EF}、選択ビット線の信号振幅をΔV_B、メモリセル電流を I_{CELL}、および、エミッタ・ドット回路の駆動電流をI_{MUX} とすれば、マルチプレク サ回路での遅延時間T_{MUX} (new) は、(4-2)式より、

 $T_{MUX} (new) = \frac{1}{2} \left(\left(\frac{\tau_{i} 2^{i} C_{EF} \Delta V_{B}}{I_{CELL}} \right)^{1/2} + \frac{1}{2} \frac{2^{i} C_{EF} \Delta V_{B}}{\tau I_{MUX}} \right)$ (5-15)

となる。ここで、 r (r < 1) は、エミッタフォロワ回路の入力振幅がディジタル動 作可能な信号振幅(150 m V)以下になった場合の減衰係数である。

一方、pMOSFETで構成したトランスファ回路による従来のマルチプレクサ回路の遅延時間T_{MUX} (conv)は、pMOSFETの等価抵抗をR_P、およびトランスフ ア回路1回路当たりの負荷容量をC_{TG}とすれば次式となる。

 T_{MUX} (conv) = R_{P} 2ⁱ C_{TG} (5-16)







図5-11 マルチプレクサ回路の速度性能

(5-15) 式、および (5-16) 式を 0.8µmB i CMOSデバイスに適用して、 マルチプレクサ回路の遅延時間のマルチプレクス数依存性を求めた結果を図5-11 (b) に示す。エミッタ・ドット回路を用いることにより、マルチプレクス数が増大 しても、遅延時間の増分は小さいことがわかる。特に、マルチプレクス数が64の場 合、本マルチプレクサ回路は、従来回路に比べて遅延時間を約80%削減できる。

5.3.2 センスアンプノ出力バッファ回路の構成法

出力バッファ回路にもマルチプレクシング機能を設けたセンスアンプ/出力バッフ ァ回路構成を図5-12に示す。センスアンプ回路には、微小信号の検出および増幅 が可能なカスコード形差動増幅回路を用いた。カスコード形差動増幅回路は、従来の 差動増幅回路の駆動トランジスタと負荷抵抗の間に、ベース接地したトランジスタを 挿入した回路である。ベース接地トランジスタにより、出力ノードと負荷容量の大き いデータ線が分離でき、さらには、データ線の電位変動を小さく抑えることができる ため高速動作が可能となる⁽¹⁵⁾。出力バッファ回路では、シリーズ・ゲート回路とコ レクタ・ドッティング回路を複合化したECL論理回路を用い、シリーズ・ゲート回 路にマルチプレクシング機能を持たせた。

本回路構成の有用性を解析式により導出する。カスコード形差動増幅回路は、4章 で述べたディジタル系のECL論理回路と異なり、入力振幅が小さく、各駆動トラン ジスタに電流が流れる回路構成となる。このため、遅延式を導出する場合、ECL回 路の遅延式に補正が必要となる。また、ベース接地トランジスタの効果が重要となる。 ここでは、(5-1)式で与えられるコレクタ・ドッティング回路の遅延式において、 順方向ダイオード等価抵抗 r D に入力振幅の減衰係数くを導入する。また、ベース接 地のバイポーラ・トランジスタに対して、データ線の配線抵抗 r L およびデータ線の 駆動に必要な等価抵抗 R D を導入する。ここで、等価抵抗 R D は接地トランジスタの 電流差 I AMP 、およびデータ線の電位差 Δ V D を用いて、 R D = Δ V D / I AMP で表 される抵抗である。データ線の負荷容量として、配線容量を C D L 、差動増幅回路 1 回 路当たりの負荷容量を C AMP 、差動増幅回路の個数を 2^d とし、後段の出力バッファ 回路を駆動するエミッタフォロフ回路の遅延時間を t EFとすれば、カスコード形差動 増幅回路での遅延時間 T AMP は次式となる。



図5-12 センスアンプ/出力バッファ回路構成

$$T_{AMP} = T_{AMP0} + C_{AMP} 2^{j} (r_{L} + \frac{\Delta V_{D}}{I_{AMP}})$$
 (5-17)

ここで、TAMPoは、バイポーラ・トランジスタのデバイス性能で決まる遅延時間であり、データ線駆動に必要な等価抵抗Rpを用いて次式で与えられる。

$$T_{AMP0} = \tau_{i} + \frac{R_{B} C_{D}}{\zeta} + R_{B} C_{BC} \left(1 + \frac{r_{L} + R_{D}}{\zeta r_{D}}\right) + (r_{L} + R_{D}) C_{BC} \left(1 + \frac{\zeta r_{D}}{r_{L} + R_{D}}\right) + R_{L} (C_{CS} + C_{BC})$$

+ (R_L + R_{BF}) C_{BCF} + t_{EF} + C_{DL} (r_L + R_D) (5-18) 出力バッファ回路の遅延時間T_{OB}は、(5-1)式で与えられるコレクタ・ドッテ ィング回路の遅延式において、マルチプレクシング数を2^k、駆動電流をI_{OB}とすれ ば、次式で近似できる。

$$T_{0B} = T_{0B0} + 2^{k} \frac{(C_{cs} + C_{Bc}) V_{B}}{I_{0B}}$$
(5-19)

ここで、Тово はバイポーラ・トランジスタのデバイス性能で決まる遅延時間であり、 次式で与えられる。

$$T_{0B0} = r_{i} + R_{B} C_{D} + R_{B} C_{BC} \left(1 + \frac{R_{L}}{r_{D}}\right) + R_{L} C_{BC} \left(1 + \frac{r_{D}}{R_{L}}\right) + (R_{L} + R_{BF}) C_{BCF} \qquad (5-20)$$

(5-17) 式および (5-19) 式で与えられる各回路の遅延式を用いて、センスア ンプ/出力バッファ回路全体の遅延式を求める。センスアンプ回路でのマルチプレク シング数を2^N、カスコード形差動増幅回路でのマルチプレクシング数を2^J、およ び、出力バッファ回路でのマルチプレクシング数を2^kとした場合、

$$N = j + k \tag{5-21}$$

が成立する。(5-21)式を(5-17)式に代入することにより、センスアンプ/出 カバッファ回路回路の遅延時間Tsaが次のように求まる。

$$T_{SA} = T_{AMP} + T_{OB}$$

= $T_{AMP0} + C_{AMP} 2^{N-k} (r_{L} + \frac{\Delta V_{D}}{I_{AMP}}) + T_{OB0} + 2^{k} \frac{(C_{CS} + C_{BC}) V_{B}}{I_{OB}}$
(5 - 22)

(5-22) 式を 0.8µmB i CMOSデバイスに適用して、センスアンプノ出力バ ッファ回路の遅延時間のマルチプレクシング数依存性を求めた結果を図5-13に示 す。マルチプレクシング数が大きくなるほど、出力バッファ回路にもマルチプレクシ ング機能を設けた多段マルチプレクシング方式が有利となることがわかる。特に、マ ルチプレクシング数が64の場合、本形式を用いることによって、遅延時間を従来回 路に比べて20%削減できる。



図5-13 センスアンプ/出力バッファ回路の遅延時間の マルチプレクシング数依存性

5.3.3 読出し回路の性能比較

0.8 µmBiCMOSデバイスでメモリ規模256Kbを想定し、多段マルチプレ クシング方式により読出し回路を構成した場合、遅延時間1.9ns、消費電流80 mAの性能が得られた。読出し回路の遅延時間の内訳を図5-14に示す。比較のた めに、マルチプレクサ回路にトランスファ回路を用いた従来の読出し回路の遅延時間 も示した。本読出し回路構成では、エミッタ・ドット回路によるマルチプレクサ回路、 および多段マルチプレクシング方式により、センスアンプのマルチプレクシング数を 削減できるため、従来構成に比べて遅延時間を約30%削減できる。



図5-14 読出し回路の速度性能比較

5.4 Vss発生回路の構成法

ECL-CMOSメモリ構成では、周辺回路をバイポーラ電流切り換え回路で構成 するため定電流源が必要となる。メモリセルの低電位電源を昇圧させるVss発生回路 においても、セル電流を吸収する電流源が必要となる。特に、周辺回路には、縦積み 段数の多いシリーズ・ゲート回路を動作させるため、各駆動バイポーラ・トランジス タを飽和領域で動作させないためには、定電流源を低電位電源(VEE)近傍で構成す る必要がある。また、Vss発生回路では、定電流源の他に、メモリセル電流が、プロ セス変動等により変動しても、一定のVssレベルを発生する電流源が必要となる。

以下では、メモリの周辺回路に適用可能な定電流源の構成法、および V_{ss}発生回路 に用いる定電流源の構成法を述べる。

5.4.1 定電流源の構成法

従来のバイボーラ電流切り換え回路で使用されている定電流源を図5-15(a) に示す。バンドギャップ・リファレンス回路⁽⁵⁷⁾により、電源変動および温度変動を 補償した定電流制御電圧Vcsを用い定電流I」を発生している。定電流値I」は、定 電流制御電圧Vcs、バイポーラ・トランジスタのビルトイン電圧VB、および外部低 電位電源VEEを用いて次式で表される。

 $I_1 = (V_{CS} - V_B - V_{EE}) / R$ (5-23) 定電流制御電圧 V_{CS} と外部電源 V_{EE} の電位差は、バンドギャップ・リファレンス回路 によって一定となるため、バンドギャップ・リファレンス回路によって決まる定電圧 $\Delta V_{BGR} = V_{CS} - V_B - V_{EE}$ とすれば、定電流 I_1 は (5-23) 式より、 次式で表される。

 $I_{1} = \Delta V_{BGR} / R \qquad (5-24)$

つぎに、定電流が発生可能なバイポーラ・トランジスタの最低コレクタ電位 V s を 求める。定電流源を構成するバイポーラ・トランジスタのコレクタ・エミッタ間電圧 V cE は次式で与えられる。

 $V_{cE} = V_{S} - (V_{cS} - V_{B}) = (V_{S} - V_{EE}) - \Delta V_{BGR}$ (5-25) 定電流が発生可能なバイポーラ・トランジスタの最低コレクタ・エミッタ間電位を Δ V_{cE}とすれば、定電流特性が維持できる電流源のバイポーラ・トランジスタの最低コ





電流源を構成するバイポーラトランジスタのコレクタ電位 (Vs-VEE)

(c) 電流源の定電流特性

図5-15 電流源の回路構成と定電流特性

レクタ電位 V s は、定電流条件 V c => Δ V c ε、および (5-25) 式を用いて、

 $V_{s} - V_{EE} > \Delta V_{BGR} + \Delta V_{CE} \qquad (5-26)$

ここでは、定電流源の動作範囲を拡大するために、図5-15(b)に示すような カレントミラー回路による電流源を用いた。特に、pMOSFETで構成したカレン トミラー回路とバイポーラ・トランジスタによるカレントミラー回路を用いることに より、高電位側で発生した定電流を低レベル側にレベルシフトすることにより、低電 位電源側で定電流特性を実現した。本回路構成では、定電流源に抵抗を必要としない ため、ΔV_{BGR} = 0と近似できる。このため、定電流源を構成するバイポーラ・トラ ンジスタの最低コレクタ電位は、

 $V_{s} - V_{ee} > \Delta V_{ce} \qquad (5-27)$

となり、従来回路に比べて低電位電源側で定電流特性が実現できる。

カレントミラー回路による電流源を 0.8μmBiCMOSデバイスで実現した場合 の定電流特性を図5-15 (c) に示す。従来の電流源を構成するバイポーラ・トラ ンジスタのコレクタ最低電位は 0.9Vであるのに対して、本電流源では最低コレクタ 電位を 0.5Vと小さくできる。

5.4.2 Vss発生回路における電流源の構成法

Vss発生回路では、前節で述べた定電流源の他に、メモリセル電流がプロセス変動 等により変動した場合にも、一定のVssレベルを発生させる電流源が必要となる。こ こでは、定電流源に制御電流源を付加し、セル電流が変動した場合の変動電流を制御 電流源で吸収することにより、Vssレベルが一定となるようにした。

制御電流源を用いた電流源の回路構成を図5-16に示す。制御電流源は、V_{ss}レベルの変動を検出してセル電流を調節するフィード・バック形の可変電流源、および V_{ss}レベルの低電位電位側への変動を抑えるクランプ回路(バイポーラ・トランジス タQ₄)からなる。なお、フィード・バック制御等に必要な定電圧(V_R)は、バン ドギャップ・リファレンス回路で発生した。

制御電流源を用いることにより、セル電流が基準値より小さくなった場合には、バ イポーラ・トランジスタQ4 により、 Vssレベルがクランプされる。バイポーラ・ト ランジスタQ4 のベース電位は、そのエミッタ出力が Vssレベルになるように調整し てあるため、一定のVssレベルが得られる。一方、セル電流が基準値より大きくなった場合には、フィード・バック回路により、制御電流源に過剰セル電流値ΔIcellが 流れるため、一定のVssレベルが得られる。

Vss発生回路を 0.8μmBiCMOSプロセスで設計・試作し、Vssレベルの定電 圧特性を評価した結果を図5-17に示す。Vssレベルのセル電流依存性を図5-17(a)に示す。制御電流源がない場合には、セル電流が基準値(12mA)を越 えるとVssレベルが急激に上昇するのに対して、制御電流源を用いた場合には一定電 圧が得られており、その変動率は斜線で示したセル電流の許容範囲に対して約5%と 小さい。メモリセルをVss発生回路に接続した場合のVssレベルの電源電圧・温度依 存性を図5-17(b)に示す。いずれの場合においても、Vssレベルの変動は小さ く、Vssレベルの変動率を5%以下に抑えられる。



図5-16 Vss発生回路における電流源の回路構成

— 96 —



(a) VSSレベルのセル電流依存性



(b) VSSレベルの外部電源電圧・温度依存性

図 5-17 Vss発生回路の出力特性

5.5 まとめ

本章では、ECL-CMOSメモリ構成に必要な要素回路として、バイポーラ電流 切り換え回路を用いた周辺回路の構成法を述べた。まず、選択回路では、選択トラン ジスタにしか電流を流さないシリーズ・ゲート回路主体の低電力デコーダ回路を中心 に、その構成法を明らかにした。つぎに、読出し回路では、大容量メモリに適用可能 なマルチプレクシング法を中心に、各回路の構成法を明確化した。最後に、CMOS メモリセル部の低電位電源を昇圧する Vss発生回路では、メモリセル電流を吸収する 電流源の構成法を述べ、電流源により一定の Vssレベルが昇圧できることを明らかに した。以下に得られた結果を要約する。

(1) コレクタ・ドッティング回路とシリーズ・ゲート回路を用いたデコーダ回路の 構成法を述べ、信号振幅および回路段数を削減することにより、高速かつ低電力な選 択回路が実現できることを明らかにした。また、電流切り換え回路を用いたECL-CMOSレベル変換回路の構成法を明確化した。

(2) 大容量メモリに適用可能な読出し回路として、エミッタ・ドット回路を用いた マルチプレクサ回路、カスコード形電流切り換え回路によるセンスアンプ回路、およ びマルチプレクシング機能付出力バッファ回路からなる多段マルチレクシグ方式を述 べ、その有用性を明確化した。

(3) V_{ss}発生回路に用いる電流源として、低電圧化に有用なBiCMOSカレント ミラー型電流源の構成法を明らかにした。特に、フィード・バック制御を用いた電流 源の構成法を述べ、セル電流が変動しても一定の低電位電源が得られることを明確化 した。 第6章 低電圧バイポーラ周辺回路構成法

6.1 まえがき

前章では、ECL-CMOSメモリ構成における周辺回路の構成法として、外部電 源電圧を維持したまま、バイポーラECL回路で周辺回路を構成する手法を述べた。 ECL-CMOSメモリ構成で、メモリ全体の消費電力をさらに削減するためには、 外部電源電圧を低電圧化することが必要となる。前章で述べた周辺回路の電源電圧を 低電圧化する場合、選択回路のメインデコーダ回路を構成しているシリーズ・ゲート 回路の縦積みゲート段数が制約を受けるため、シリーズ・ゲート回路だけでは大規模 デコードを行うことができず、メインデコーダ回路のデコード数を補う回路構成が必 要となる。

本章では、デコーダ回路の後段にECL回路を並列接続し、各ECL回路の電流源 を切り換えることによりデコード数を補うバイポーラ分割ワード線構成を提案する。 バイポーラ分割ワード線構成に必要となるメインデコーダ回路、およびセクションデ コーダ回路の構成法を述べるとともに、バイポーラ分割ワード線構成による効果を明 確にする。

6.2 バイポーラ分割ワード線構成法

低電圧選択回路構成として提案したバイポーラ分割ワード線構成⁽³⁸⁾を図6-1に 示す。メインデコーダ回路を構成しているシリーズ・ゲート回路は、低電圧化ととも に縦積みゲート段数が制約を受けるため、シリーズ・ゲート回路だけでは大規模デコ ードを行うことができず、メインデコーダ回路のデコード数を補う回路構成が必要と なる。ここでは、デコーダ回路の後段にECL回路を並列接続し、各ECL回路の電 流源をセクション・デコーダ回路で切り換えることにより、メインデコーダ回路のデ コード数を補うバイポーラ分割ワード線構成を提案した。本分割ワード線構成は、メ インデコーダ回路に縦積み2段のシリーズ・ゲート回路が適用できるため、電源電圧 が従来の-5.2 Vから-4 Vに低下しても、従来の低消費電流で主ワード線選択を高 速に行うことができる。また、本分割ワード線構成は、配線長の長い主ワード線とセ



図6-1 バイポーラ分割ワード線構成

クション選択線を、バイポーラ電流切り換え回路で小振幅駆動し、配線長の短い副ワード線のみを、MOSレベルの大振幅信号で駆動するため、電源電圧が低下しても高速動作を行うことができる。

以下では、バイポーラ分割ワード線構成に必要な各デコーダ回路の構成法を述べる。

6.3 デコーダ回路の構成法

6.3.1 プリデコーダ回路の構成法

プリデコーダ回路は、後段のシリーズ・ゲート回路を動作させるために、高レベル 選択が必須となる。電流切り換え回路でプリデコーダ回路を構成する場合には、非選 択のすべての負荷抵抗に電流を流すNOR形の論理回路構成が必要となる。前章で述 ベたコレクタ・ドッティング回路は、低電圧動作は可能であるが、各非選択の負荷抵 抗に必要以上の電流を流す回路構成となるため消費電流が大きく、消費電力の削減効 果は小さい。ここでは、プリデコーダ回路での消費電流を削減するために、ダイオー ド結合形論理回路⁽⁵⁸⁾を用いた。

ダイオード結合形論理回路を図6-2に示す。ダイオード結合形論理回路は、前章 で述べたコレクタ・ドッティング回路同様、負荷抵抗を各電流切り換え回路の正転出 力、あるいは反転出力に接続し、負荷抵抗に電流を流さない組合せにより高レベル選 択を行う回路である。特に、各電流切り換え回路の電流値を削減するために、負荷抵 抗と電流切り換え回路を結ぶ共通デコード線の間にダイオード群を接続した回路であ る。ダイオード群により電流切り換え回路の消費電流が削減できることを以下に示す。 ダイオード群を共通データ線に接続することにより、非選択の出力ビットに接続して いる共通デコード線がクランプされる。特に、すべてのダイオードに電流が流れる非 選択の出力ビットでは、共通デコード線がすべてクランプされるため、各ダイオード に流れる電流値は、負荷抵抗に流れる電流値に対してダイオードの個数分だけ減少す る。各ダイオード電流が減少することにより、電流切り換え回路の電流値が削減でき る。ダイオード結合形論理回路では、電流切り換え回路の消費電流を削減するととも に、負荷容量の大きい共通デコード線をエミッタフォロワ回路で駆動し、出力の立上 りを加速することによって、入力ビット数が増加しても論理回路の遅延時間が急激に 増加しないようにしている。



図6-2 ダイオード結合形プリデコーダ回路構成
ダイオード結合形論理回路による消費電力の削減効果を解析により求める。ダイオ ード結合形論理回路の入力数をn、初段のレベルシフト回路の電流値をI₁、電流切 り換え回路での電流値をI₂、共通データ線を駆動するECL回路の電流値をI₃、 および各負荷抵抗に流す電流値をI_{ECL} 'とした場合、ダイオード結合形論理回路の 消費電流 I_{D1}は、次式で与えられる。

 $I_{DI} = n (I_2 + I_1 + I_3)$

= (2ⁿ - 1) I_{ECL} ' + n I₁ + n I₃
 (6-1)
 レベルシフト回路、およびECL回路の電流値を、負荷抵抗に流す電流値と等しくする場合には(I₁ = I₃ = I_{ECL} ')、(6-1)式は、

I DI = (2ⁿ - 1 + 2 n) I ECL ' (6 - 2)
と簡略化される。一方、5章で述べたコレクタ・ドッティング回路の消費電流 I cDは、

駆動トランジスタ1個あたりに流す電流値をI_{ECL}とすれば、(5-2)式より、 I_{CD}=n2ⁿ⁻¹ I_{ECL} (6-3)

となる。

(6-2) 式、および(6-3) 式において、IECL ' = IECL とし、各デコーダ 回路の消費電流の入力数依存性を求めた結果を図6-3(a) に示す。ダイオード結 合形デコーダ回路は、3ビット以上のデコードに有用となる。特に、4ビット・デコ ードでは、コレクタ・ドッティング回路に比べて消費電流を約30%削減できる。

次にダイオード結合形論理回路の遅延時間の入力ビット数依存性を解析により求める。初段のレベルシフト回路での遅延時間を無視すれば、まず、ダイオード結合形論 理回路の出力の立上り時の遅延時間 tpdr (DI)は、ECL回路の負荷抵抗をRL'、 共通デコード線の出力ビット数当たりの負荷容量をC3とすれば、

 $t_{pdr} (DI) = \tau_{i} + R_{B} C_{D} + R_{B} C_{BC} (1 + \frac{R_{L}}{r_{D}}) + R_{L} C_{BC} (1 + \frac{r_{D}}{R_{L}}) + (\frac{\tau_{i} 2^{n} (C_{3} + (1 \neq 2) C_{BE}) V_{B}}{I_{3}}) + \frac{\tau_{i} 2^{n} (C_{3} + (1 \neq 2) C_{BE}) V_{B}}{I_{3}}$

+ R_L n (C_{cs}+C_{BE}) + (R_L + R_{BF}) C_{BcF} (6-4) となる。 (6-4) 式の右辺第5項は、エミッタフォロワ回路で共通デコード線を駆 動する場合の遅延時間であり、 (5-1) 式で与えられる従来のコレクタ・ドッティ ング回路の遅延式に新たに付加した項である。また、右辺第6項が負荷抵抗R_L で n



図6-3 ダイオード結合形プリデコーダ回路の性能

個のダイオードの寄生容量を駆動する場合の遅延時間を示している。

また、出力の立下り時の遅延時間 tpdr (DI)は、次式で与えられる。

 $t_{pdf} (DI) = \tau_{i} + R_{B} C_{D} + R_{B} C_{BC} (1 + \frac{R_{L}}{r_{D}}) + R_{L} C_{BC} (1 + \frac{r_{D}}{R_{L}}) + \frac{1}{2} \frac{2^{n} (C_{3} + (1/2) C_{BE}) V_{B}}{I_{2}} + \frac{1}{2} \frac{V_{B}}{I_{2}} (C_{cs} + C_{BE}) + (\frac{1}{2} \frac{V_{B}}{I_{2}} + R_{BF}) C_{BCF} (6 - 5)$

(6-5)式の右辺第5項が、エミッタフォロワ回路での遅延式であり、定電流源で 共通デコード線を駆動する場合の遅延時間を示している。(6-5)式で与えられる 定電流源の電流値Ⅰ₂は、負荷抵抗R」に流す電流値を入力ビット数nに対して一定 電流(Ⅰ_{ECL}、)とした場合、次式で与えられる。

 $I_{2} = ((2^{n} - 1) / n) I_{ECL}$, (6-6)

(6-4) 式~(6-6) 式を、表5-1に示す 0.8µmBiCMOSデバイスに 適用し、デコーダ回路の各遅延時間を求めた結果を図6-3(b) に示す。出力の立 上り時の遅延時間は、(6-4) 式の右辺第6項に示すように、入力ビット数が増加 するとダイオードの個数とともに、その寄生容量が増加するため遅延時間が増加する。 一方、立下り時の遅延時間は、(6-5) 式の右辺第6項、第7項に示すように、入 カビット数が増加すると、電流切り換え回路の駆動電流 I₂ が(6-6) 式に従って 増加するため、その遅延時間は減少する。このため、各遅延時間を平均化した平均遅 延時間の入力ビット数依存性は小さくなる。ダイオード結合形論理回路の入力ビット 数に対する遅延時間の増分は、入力ビット数当たり 0.023n s であり、前章で述べた コレクタ・ドッティング回路に比べて小さくなる。

6.3.2 メインデコーダ回路の構成法

主ワード線の選択、および小振幅駆動を行うメインデコーダ回路の回路構成を図6 -4に示す。主ワード線の選択に、低電圧動作が可能な縦積み2段のシリーズ・ゲー ト回路を用い、主ワード線の小振幅駆動にエミッタフォロワ回路を用いた。また、最 終段のエミッタフォロワ回路が動作できるように、シリーズ・ゲート回路の後段に高 レベル選択を行うインバータ回路を挿入した。特に、インバータ回路では、高レベル 側で小振幅の反転出力が高速に得られるように、低電位電源が-0.8 VのpMOSイ ンバータ構成を用いた。さらに、インバータを構成する下段pMOSFETのゲート には、シリーズ・ゲート回路の上段ゲートの入力電圧を印加することにより、出力の 立下りを加速した。エミッタフォロワ回路では、前章で述べた消費電流の小さいダイ ナミック・エミッタフォロワ回路を2つ用い、前段のエミッタフォロワ回路で入力信 号のレベルシフトを、後段のエミッタフォロワで主ワード線の駆動を行うことによっ て、ダイオードによる駆動力の劣化を補償した。

まず、メインデコーダ回路の消費電流を求める。メインデコーダ回路の消費電流は、 主にシリーズ・ゲート回路とダイナミック・エミッタフォロワ回路の定電流源の電流 値で決まる。シリーズ・ゲート回路での電流値をIsc、ダイナミック・エミッタフォ ロワ回路前段の駆動電流をIpeF1、後段の駆動電流をIpeF2とすれば、メインデコー ダ回路での消費電流 Im は、

I_M = I_{SG} + I_{DEF1} + I_{DEF2} (6-7)
となり、メインデューダ回路での消費電流を小さくできる。

つぎに、メインデコーダ回路の速度性能を解析により求める。メインデコーダ回路 により、2^M 個のセクション・セレクタ回路を駆動する場合の遅延時間 t_{pdM} (new) は、(5-4)式で与えられるダイナミック・エミッタフォロワ回路での遅延式を用 いて次式で近似できる。

$$t_{pdM} (new) = t_{0} + \frac{1}{2} \left(\left(\frac{\tau_{i}}{2^{M} C_{SE} + C_{LM}} \right) \Delta V (ECL)}{I_{DEF1}} \right)^{1/2} + \left(2^{M} C_{SE} + C_{LM} \right) \frac{\Delta V (ECL)}{2 I_{DEF2}} \right)$$
$$= t_{0} + \left(2^{M} C_{SE} + C_{LM} \right) \frac{\Delta V (ECL)}{4 I_{DEF2}} \qquad (6-8)$$

ここで、t。はシリーズ・ゲート回路とpMOSインバータ回路での遅延時間であり、 CsEはセクション・セレクタ回路1段当たりの入力容量を、CLMは配線容量を示して いる。また、ΔV(ECL)は主ワード線の信号振幅である。

比較のために、従来のBiCMOS論理ゲートでメインデコーダ回路を構成した場合 (59)の遅延時間を求める。セクション・セレクタ回路1段当たりの入力容量をCin、 主ワード線を駆動するBiCMOS論理ゲートの駆動電流をIm とした場合、メイン



図6-4 メインデコーダ回路構成

デコーダ回路での遅延時間 t pam (conv)は、次式で与えられる。

 t_{pdM} (conv) = $(2^{M} C_{1N} + C_{LM}) \frac{\Delta V (CMOS)}{2 I_{M}}$ (6-9)

ここで、ΔV(CMOS)は主ワード線の信号振幅である。

(6-8) 式、および(6-9) 式において、各電流値を I DEF2=2 m A、 I m = 7.5m Aとし、各式を 0.8μm B i C M O S デバイスに適用して、デコーダ回路の遅 延時間のセクション・セレクタ数依存性を求めた結果を図6-5に示す。本デコーダ 回路では、主ワード線の信号振幅を従来のデコーダ回路の約1/6に削減できるため 高速動作が可能となる。セクション・セレクタ数が16の場合、本デコーダ回路は、 従来回路に比べて遅延時間を35%削減できる。



図6-5 メインデコーダ回路の遅延時間のセクション・セレクタ数依存性

6.3.3 セクション・デコーダ回路の構成法

セクション・デコーダ回路には、各セクション・セレクタ回路の電流源を切り換え る電流源切り換え回路が必要となる。電流源切り換え回路を用いたセクション・デコ ーダ回路を図6-6に示す。ここでは、電流源切り換え回路を定電流源、および可変 電流源で構成し、定電流源で発生した定電流 I₁をpMOSFETを用いたpMOS カレントミラー回路により可変電流源に伝播させることによって、可変電流源に定電 流を発生させた。特に、pMOSカレントミラー回路を、直列接続したpMOSFE T(M₂、M₃)、pMOSFET(M₅、M₆)、およびスイッチング用pMOS FET(M₁、M₄)で構成することにより、選択時の可変電流源に定電流 I₁が、 また、非選択時の可変電流源に定電流 I₀(I₀ < I₁)が発生できるようにした。

定電流源では、選択時の可変電流源の入力信号に等しい電圧をスイッチング用pM OSFET (M₁)のゲートに印加することにより、選択時の可変電流源に定電流 I₁が発生できるようにした。可変電流源では、カレントミラー回路を構成するpM OSFET (M₅)により、非選択時の可変電流源の定電流値 I。を調整した。pM OSカレントミラー回路で得られた可変電流をバイポーラ・カレントミラー回路でレ ベルシフトすることにより、セクション・セレクタ回路の電流源切り換え回路を実現 した。

セクション・デコーダ回路の消費電流を求める。セクション・デコーダ回路での消 費電流は、定電流源、および可変電流源の電流値で決まる。定電流源の電流値、およ び可変電流源の選択回路の電流値をⅠ1、非選択回路の電流値をⅠ。とし、セルアレ イのセクション数を2^Mとすれば、セクション・デコーダ回路での消費電流Ⅰsは、

 $I_{s} = 2 I_{1} + (2^{M} - 1) I_{0}$ (6-10)

と求まる。(6-10)式より、可変電流源において、非選回路の電流値 I。を選択回路の電流値 I」の1/20程度に設定すれば、セルアレイのセクション数が32 (M=5)まで増加しても、非選択回路の消費電流を選択回路の消費電流と同程度ま でに抑えられることがわかる。

- 109 -



図6-6 セクション・デコーダ回路構成

つぎに、セクション・デコーダ回路の速度性能を解析により求める。セクション・ デコーダ回路により、 2^N 個のセクション・セレクタ回路を駆動する場合の遅延時間 tpas (new) は、 (5-17) 式で与えられるベース接地トランジスタを用いたカスコ ード形センスアンプの遅延式において、配線抵抗を無視すれば次式で近似できる。

$$t_{pdS}$$
 (new) = $t_1 + 2^N$ ($C_{BE} + C_{LS1}$) $\frac{\Delta V_S}{(I_1 - I_0)}$ (6-11)

A 17

ここで、t₁ は、可変電流源のpMOSFET(M₄)がバイポーラ・カレントミラ ー回路を駆動するまでの遅延時間であり、C_{BE}、およびC_{LS1} は、セクション・セレ クタ回路1段当たりの寄生容量であり、C_{BE}はセクション・セレクタ回路を構成する 駆動バイポーラ・トランジスタのベース・エミッタ容量を、C_{LS1} はセクション選択 線の配線容量を示している。また、ΔVs はセクション選択線の信号振幅である。

比較のために、従来のBiCMOS論理ゲートでセクション・デコーダ回路を構成 した場合⁽⁵⁹⁾の遅延時間を求める。セクション・セレクタ回路1段当たりの入力容量 をC_{1N}、配線容量をC_{LS2}、およびセクション選択線を駆動するBiCMOS論理ゲ ートの駆動電流をI_M,とした場合、セクション・デコーダ回路での遅延時間 t_{pas} (conv)は、次式で与えられる。

 $t_{pds} (conv) = 2^{N} (C_{IN} + C_{LS2}) \frac{\Delta V (CMOS)}{2 I_{M}}$ (6-12)

ここで、△V(CMOS)はセクション選択線の信号振幅である。

(6-11) 式、および(6-12) 式において、可変電流源の選択電流 I, を2mA、 非選択電流 I。を 0.1mA、およびB i CMOS論理ゲートの駆動電流 I_M'を 6mAとし、各式を 0.8µmB i CMOSデバイスに適用して、デコーダ回路の遅延 時間のセル行数依存性を求めた結果を図6-7に示す。本デコーダ回路では、セクシ ョン選択線の信号振幅を、従来のデコーダ回路の1/30に削減できるため高速動作 が可能となる。セル行数が256の場合、本デコーダ回路は、従来回路に比べて遅延 時間を50%削減できる。



図6-7 セクションデコーダ回路の遅延時間のセルアレイ行数依存性

6. 4 バイポーラ分割ワード線構成を用いた選択回路の性能

外部電源電圧を従来の-5.2 Vから-4.5 Vに低電圧化したECL100 Kインタフ エイスメモリに、バイポーラ分割ワード線構成を適用した場合の回路性能を述べる。 0.8μmBiCMOSデバイスを想定し、メモリ規模256kbのメモリに分割ワー ド線構成を適用した場合、選択回路の性能として、遅延時間2.5ns、消費電流149 mAが得られた。選択回路の遅延時間の内訳を図6-8に示す。比較のために、前章 で述べた選択回路の遅延時間の内訳も示した。バイポーラ分割ワード線構成では、主 ワード線を小振幅駆動できること、同一ワード線につながるメモリセルの数を削減で き、ワード線の負荷容量を削減できることから、メインデコーダ回路、およびワード ドライバ回路での遅延時間を削減できる。選択回路全体としては、分割ワード線構成 を用いることにより遅延時間を15%削減できる。



図6-8 選択回路の遅延時間の内訳

選択回路の消費電流の内訳を図6-9に示す。遅延時間の場合と同様、比較のため に、前章で述べた選択回路の消費電流の内訳も示した。分割ワード線構成では、同一 ワード線で動作するメモリセル数が削減できるため、メモリセル電流を小さくできる。 また、プリデコーダ回路にダイオード結合形論理回路を用いることで、消費電流を小 さくできる。選択回路全体としては、分割ワード線構成により、消費電流を15%削 減できる。分割ワード線構成では、選択回路の電源電圧を従来の-5.2 Vから-4.5 Vに低電圧化できることを考慮すると、分割ワード線構成を用いた選択回路は、25 %の低消費電力化が可能となる。



図6-9 バイポーラ分割ワード線構成による消費電流の削減効果

6.5 まとめ

本章では、ECL-CMOSメモリ構成に必要な低電圧バイポーラ周辺回路構成と して、特に、低電圧選択回路構成として提案したバイポーラ分割ワード線構成を述べ た。バイポーラ分割ワード線構成の特徴を明確にするとともに、本分割ワード線構成 に必要なメインデコーダ回路、およびセクション・デコーダ回路の構成法を明らかに した。また、本分割ワード線構成の効果を選択回路の回路性能で明らかにした。 以下に得られた結果を要約する。

(1) 外部電源電圧が低電圧化しても大規模デコード可能なバイポーラ周辺回路構成 として、デコーダ回路の後段にECL回路を並列接続し、各ECL回路の電流源をセ クション・デコーダ回路で切り換えるバイポーラ分割ワード線構成を提案するととも に、その特徴を明らかにした。

(2) メインデコーダ回路を縦積み2段のシリーズ・ゲート回路で構成することによって、低電流化と低電圧化を同時に満足しながら、高速ワード線選択を実現できることを明確にした。また、配線長の長い主ワード線を小振幅駆動し、配線長の短い副ワード線をMOSレベル信号で大振幅駆動することによって、ワード線選択が高速化できることを明らかにした。

(3) ECL回路の電流源切り換えを行うセクション・デコーダ回路を、カレントミ ラー形のBiCMOS電流源で構成することにより、長配線のセクション選択線を小 振幅駆動でき、セクション選択が高速化できることを明らかにした。

(4)バイポーラ分割ワード線構成は、高速性能を維持したまま外部電源電圧を低電 圧化できるとともに、消費電流が削減できることを示し、メモリの低エネルギー化の 点からも有用となることを明らかにした。 第7章 低電圧CMOSメモリセル設計法

7.1 まえがき

ECL-CMOSメモリ構成では、CMOSメモリセル部の低電位電源を外部電源 電圧に比べて昇圧することにより、メモリセル部の印加電圧を低電圧化して、耐圧の 小さい微細MOSFETの搭載を可能にしている。メモリセル部の印加電圧を従来の 5 Vから 3.3Vに、あるいは、それ以下に低電圧化した場合には、メモリセルのノイ ズマージンが電源電圧に比例して低下する。特に、高集積化のために各トランジスタ ・サイズを小さくして、アナログ動作で書込み・読出し動作を行うメモリセルは、デ ィジタル動作のCMOS論理回路に比べてノイズマージンが小さくなる。メモリセル を構成する各トランジスタのサイズを微細化していく場合、素子ばらつきや、ソフト エラー等による外部雑音電圧が電源電圧とともにスケーリングされないこと、また、 チャネル長がハーフミクロン以下の微細MOSFETでは、キャリア移動度の劣化や ソース・ドレイン部の寄生抵抗により飽和電流が劣化する (41) こと等を考慮すると、 低電圧メモリセルではセルのマージン設計が重要となる。

本章では、低電圧メモリセルの設計法として、まず、読出し時・書込み時のメモリ セルのノイズマージンを、作図および解析式を用いて評価する手法を述べる。つぎに、 ノイズマージン評価手法を用いた低電圧メモリセルの設計法として、微細MOSFE Tにも適用可能なセルの設計法を示す。最後に、メモリセルのノイズマージンと遅延 時間の関係を述べる。

7.2 ノイズマージン評価法

メモリセルのノイズマージンを、セル情報が反転するメモリセル内部の臨界雑音電 圧で評価した。特に、読出し時、および書込み時に分離して、メモリセルのノイズマ ージンが評価できるようにした。以下では、まず、各ノイズマージン(以下、読出し マージン、および書込みマージンと略す。)を評価する作図法を述べる。なお、メモ リセルの電源電圧は、解析を容易とするために正電源とした。このため、高電位電源 に V_{DD}端子を用いている。 7.2.1 読出しマージン評価法

読出し時のノイズマージン評価モデルを図7-1に示す。読出し時のメモリセルは、 ビット線を高電位電源側にプルアップし、ビット線を小振幅動作させることにより高 速な読出し動作を行っている。このため、メモリセルの等価回路としては、図7-1 (a)に示すように、各ビット線を高電位電源に接続した回路で近似できる。読出し マージンを、セル情報が破壊される内部臨界雑音電圧 VNRと定義した場合、読出しマ ージンは図7-1 (b)に示すように、メモリセルを構成する2つの読出しインバー タ (In vA、In vB)の入出力特性に内接する最大正方形で評価できる ⁽⁶⁰⁾。最 大正方形の大きさが大きくなる程、正方形の一片の長さで表される臨界雑音電圧が大 きくなるため、読出しマージンが増加する。

ここでは、読出しマージンを解析式により見通しよく評価できるようにするため、 読出しマージンV_{NR}を、セル内部の負荷トランジスタM_L と駆動トランジスタM_D か らなるCMOSインバータの論理しきい値V_{THL} と、読出しインバータの最小出力 V_{R0}を用いて次式で近似した。

 $V_{NR} = A_0 (V_{THL} - V_{R0})$ (7 - 1)

ここで、各電圧値は電源電圧で規格化した値であり、A。は各読出しインバータの出 力特性の傾きを考慮した定数である。

7.2.2 書込みマージン評価法

書込み時のノイズマージン評価モデルを図7-2に示す。書込み時のメモリセルは、 一方のビット線電位を高電位電源レベルにして、もう一方のビット線電位を低電位電 源レベルにすることにより、ビット線を大振幅動作させて書込み動作を行っている。 このため、メモリセルの等価回路としては、図7-2 (a) に示すような回路で近似 できる。書込みマージンを、書込み動作可能な内部臨界雑音電圧 v мwと定義した場合、 書込みマージンは図7-2 (b) に示すように、メモリセルを構成する書込みインバ ータ (In v C) と読出しインバータ (In v B) の入出力特性に内接する最小正方 形で評価できる ⁽⁶¹⁾。図7-2 (b) において、頂点が直線 V₂ = V₁ に接する正方 形は、内接正方形が単調に減少していく場合の正方形の最小値を示している。最小正 方形の大きさが大きくなる程、正方形の一片の長さで表される臨界雑音電圧 v мwが大 きくなるため、書込みマージンが増加する。



(b) 作図による読出しマージン評価

図7-1 CMOSメモリセルの読出しマージン評価法



(b) 作図による書込みマージン評価

図7-2 СМОЅメモリセルの書込みマージン評価法

ここでは、書込みマージンを解析式により見通しよく評価できるようにするため、 書込みマージンV_{NW}を、読出しインバータの論理しきい値電圧V_{THLR}、しきい値電圧 V_{THO}、および書込みインバータの最大出力V_{WO}を用いて次式で近似した。

$$V_{NW} = A_{I} \quad (V_{THLR} \frac{1 - V_{THO}}{1 - V_{THLR}} - V_{WO}) \quad (7 - 2)$$

ここで、各電圧値は電源電圧で規格化した値であり、A₁ は書込みインバータ、およ び読出しインバータの出力特性の傾きを考慮した定数である。また、(7-2)式の 右辺第1項は、読出しインバータ(In v B)の出力特性を、入力電圧がしきい値電 EV_{THO}の場合の出力電圧値、および入力電圧が論理しきい値電圧V_{THLR}の場合の出 力電圧値の2点を通る直線で近似した場合、その直線がV₁軸と交わる入力電圧値を 示している。

7.3 微細MOSFETを用いた低電圧メモリセルの設計法

チャネル長がハーフミクロン以下の微細MOSFETでは、キャリア移動度のゲー ト電圧依存性、およびキャリアの速度飽和が顕著になり、ドレイン飽和電流がゲート 電圧に対して2乗特性から1乗特性に接近する。また、ソース・ドレイン部の拡散抵 抗等の寄生抵抗によっても、飽和電流が減少する。特に、微細MOSFETでは、コ ンタクト径に逆比例するコンタクト抵抗の増大が問題となる⁽⁶²⁾。

ここでは、まず、MOSFETの移動度劣化と寄生抵抗がメモリセルのノイズマー ジンに及ぼす影響を調べる。尚、以下の解析では、メモリセルの駆動トランジスタと アクセス・トランジスタの駆動電流比を 7、負荷トランジスタとアクセス・トランジ スタの駆動電流比を 5 とした。

7.3.1 移動度劣化の影響

キャリア移動度の劣化がセルのノイズマージンに及ぼす影響を調べるために、まず、 移動度劣化を含むMOSFETの電流式として、線形動作領域も精度よく近似した次の電流式を用いた⁽⁶³⁾。 〔飽和領域〕

$$I_{D(SAT)} = I_{D0} \left(\frac{V_{GS} - V_{THO}}{1 - V_{THO}} \right)^{\alpha}$$
(7-3)

〔線形領域〕

$$I_{D(LIN)} = I_{D(SAT)} \left(2 - \frac{V_{DS}}{V_{DSAT}}\right) \frac{V_{DS}}{V_{DSAT}}$$
 (7-4)

$$V_{DSAT} = V_{D0} \left(\frac{V_{GS} - V_{TH0}}{1 - V_{TH0}} \right)^{m}$$
(7-5)

ここで、各電圧値は電源電圧で規格化した値であり、各電圧・電流値、および、パラ メータは以下の通りである。

V_{GS} :ゲート・ドレイン電圧

Vns :ドレイン・ゲート電圧

V_{тно}:しきい値電圧

Ino :最大ドレイン飽和電流

V_{D0} :最大ピンチオフ電圧

α :移動度劣化係数

m :ピンチオフ係数

以下では、(7-3)式~(7-5)式を用いて、メモリセルのノイズマージンを 解析式により求める。

(a) 読出しマージン

メモリセルの読出しマージンは、(7-1)式に示すように、駆動トランジスタと アクセス・トランジスタからなるCMOSインバータの論理しきい値電圧VTHL と読 出しインバータの最小出力電圧VROの差で近似できる。各インバータの等価回路を図 7-3に示す。CMOSインバータの論理しきい値電圧VTHL は、各トランジスタが 飽和領域で動作することを考慮すれば、次式で表される。

$$V_{THL} = \frac{V_{THO} (1 - (\frac{\xi}{\eta})^2) + (\frac{\xi}{\eta})^2}{1 + (\frac{\xi}{\eta})^2}$$
(7-6)





(a) 読出しインバータの論理しきい値電圧 を導出するための等価回路

(b) 読出しインバータの最低出力電圧 を導出するための等価回路

図7-3 読出しマージン導出時の等価回路

	0.8μm MOSFET	0.2μm MOSFET		
α	1.40	1.10	1.10	
Vтно	0.20	0.20	0.20	
VDo	0.60	0.60	0.80	
VTHL	0.36	0.33	0.33	
VRO	0.13	0.14	0.16	
VNR	0.14	0.11	0.10	

表7-1 読出しマージンと移動度劣化の関係 (Ao=0.60)

また、読出しインバータの最小出力電圧VRoは、アクセス・トランジスタが飽和領域で、駆動トランジスタが線形領域で動作することを考慮すれば、次式で表される。

$$V_{R0} = V_{D0} \left(\left(1 + \frac{V_{D0}}{2 \eta} \frac{\alpha}{1 - V_{TH0}} \right) - \left(\left(1 + \frac{V_{D0}}{2 \eta} \frac{\alpha}{1 - V_{TH0}} \right)^2 - \frac{1}{\eta} \right)^{1/2} \right)$$

$$(7 - 7)$$

メモリセルの駆動トランジスタとアクセス・トランジスタの駆動電流比のをの=2、 負荷トランジスタとアクセス・トランジスタの駆動電流比ををま=0.5とし、(7-6)式、および(7-7)式を、0.8µmCMOSデバイス⁽⁴⁵⁾と0.2µmCMOS デバイス⁽⁶⁴⁾に適用して、読出しマージンを求めた結果を表7-1に示す。表7-1 では、MOSFETの微細化効果を区別するため、0.2µmCMOSデバイス特性と して、移動度劣化のみを考慮した特性と、後述の寄生抵抗によるピンチオフ電圧の増 分も含んだ特性も示した。表7-1より、MOSFETの微細化により、移動度が劣 化すると、セル内部のCMOSインバータの論理しきい値電圧V_{THL}が減少するため、 読出しマージンが20%以上劣化する。更に、寄生抵抗等によりピンチオフ電圧V_{DO} が増大すると、読出しインバータの最小出力電圧V_{RO}が増加するため、読出しマージ ンが更に10%以上減少する。

(b)書込みマージン

メモリセルの書込みマージンは、(7-2)式に示すように、読出しインバータの 論理しきい値電圧 V THLRと書込みインバータの最大出力電圧 Vwoの差で近似できる。 各インバータの等価回路を図7-4に示す。読出しインバータの論理しきい値電圧 V THLRは、各トランジスタが飽和領域で動作することを考慮すれば、次式で表される。

 $V_{THLR} = \frac{V_{THO} (1 - (\frac{1+\xi}{\eta}) \frac{1/\alpha}{\eta} + (\frac{1+\xi}{\eta}) \frac{1/\alpha}{\eta}}{1 + (\frac{1+\xi}{\eta})} (7-8)$

また、書込みインバータの最大出力電圧 Vwoは、アクセス・トランジスタが線形領域で、負荷トランジスタが飽和領域で動作することを考慮すれば、次式で表される。

 $V_{W0} = V_{D0} (1 - (1 - \xi)^{1/2})$ (7 - 9) (7 - 8) 式、および (7 - 9) 式を 0.8μ mCMOSデバイスと 0.2μ mCMO

Sデバイスに適用して、書込みマージンを求めた結果を表7-2に示す。表7-2で





(a)書込みインバータの論理しきい値電圧 を導出するための等価回路

(b) 書込みインバータの最大出力電圧 を導出するための等価回路

図7-4 書込みマージン導出時の等価回路

$\overline{}$	0.8µm MOSFET	0.2µm MOSFET		
α	1.40	1.10	1.10	
Vтно	0.20	0.20	0.20	
VDo	0.60	0.60	0.80	
VTHLR	0.47	0.46	0.46	
Vwo	0.18	0.18	0.23	
VNW	0.38	0.36	0.33	

表7-2 書込みマージンと移動度劣化の関係 (A1=0.72)

は、表7-1と同様、MOSFETの微細化効果を区別するため、 0.2µmCMOS デバイス特性として、移動度劣化のみを考慮した特性と、後述の寄生抵抗によるピン チオフ電圧の増分も含んだ特性も示した。表7-2より、移動度劣化が書込みマージ ンに及ぼす影響は、読出しマージンに比べて小さいことがわかる。これは、読出しイ ンバータの論理しきい値電圧VTHLRが、アクセス・トランジスタにより移動度劣化の 影響を小さくしていること、また、書込みインバータの最大出力電圧が移動度劣化の 影響を受けないことが挙げられる。このため、書込みマージンの劣化は、寄生抵抗等 によるピンチオフ電圧の上昇が主となる。ピンチオフ電圧Vnoの上昇により、書込み インバータの最大出力電圧が増加し、書込みマージンが15%劣化する。

7.3.2 寄生抵抗の影響

MOSFETのソース・ドレイン部の寄生抵抗を考慮したメモリセルの等価回路を 図7-5に示す。寄生抵抗の影響がメモリセルのノイズマージンに及ぼす影響を解析 式を用いて調べるために、まず、ソース・ドレイン部の寄生抵抗(Rs、Rp)を含 むMOSFETの電流式を、寄生抵抗が無い場合の電流式をもとに、ゲート電圧 V_{GS0}、およびドレイン電圧V_{DS0}の近傍で、次式で近似する。

(飽和領域)

$$I_{D}(SAT) = \frac{I_{D0}\left(\frac{V_{GS} - V_{TH0}}{1 - V_{TH0}}\right)^{\alpha}}{1 + \frac{\alpha R_{S} I_{D0}}{V_{GS0} - V_{TH0}}\left(\frac{V_{GS0} - V_{TH0}}{1 - V_{TH0}}\right)^{\alpha}} (7-10)$$
(線形領域)

$$I_{D}(LIN) = I_{D}(SAT) \frac{2 \left(1 - \frac{V_{DS0}}{V_{D0}}\right) V_{DS} + \left(\frac{V_{DS0}}{V_{D0}}\right)^{2} V_{D0}}{V_{D0} + 2 \left(1 - \frac{V_{DS0}}{V_{D0}}\right) (R_{S} + R_{D}) I_{D0}} (7-11)$$

(7-11) 式の分子は、ドレイン・ソース間電圧 V_{DS}の2乗特性で表されるMOSF ETの線形領域の電流式を、直線近似したものであり、第1項の V_{DS}の係数がドレイ ン電圧 V_{DSO} での傾きを、第2項が直線のオフセット値を示している。

以下では、(7-10)式、および(7-11)式を用いて、寄生抵抗がメモリセルの ノイズマージンに及ぼす影響を調べる。



図7-5 寄生抵抗を含んだメモリセル等価回路

(a) 読出しマージン

寄生抵抗を含むセル内部の読出しインバータの等価回路を図7-6に示す。寄生抵抗が存在した場合のCMOSインバータの論理しきい値電圧 V_{THL} 'は、寄生抵抗が存在しない場合の論理しきい値電圧 V_{THL} を用いて次式で近似できる。

$$V_{THL}' = \frac{V_{THO} (1 - (a_0 \frac{\xi}{\eta})^{1/\alpha} + (a_0 \frac{\xi}{\eta})^{1/\alpha}}{1 + (a_0 \frac{\xi}{\eta})^{1/\alpha}} (7 - 12)$$

$$a_{0} = \frac{1 + (1 - (\alpha - 1)) \frac{1 - V_{THL}}{1 - V_{THO}} - \frac{\alpha \eta R_{1} I_{AO}}{1 - V_{THO}}}{1 - V_{THO}}$$
(7-13)
$$\frac{1 + (1 - (\alpha - 1)) \frac{V_{THL}}{1 - V_{THO}} - \frac{\alpha \xi R_{7} I_{AO}}{1 - V_{THO}}}{1 - V_{THO}}$$

ここで、 I Aoはアクセス・トランジスタの飽和電流である。

読出しインバータの最小出力電圧 V Ro'は、駆動トランジスタが線形領域で、アク セス・トランジスタが飽和領域で動作することを考慮すれば、寄生抵抗が無い場合の 出力電圧 V Roを用いて次式で近似できる。

$$V_{R0}' = \frac{1 - \frac{V_{D0} (V_{DS0} / V_{D0})^2}{V_{D0} + \eta (R_1 + R_2) I_{A0}} \eta (1 + \frac{\alpha R_4 I_{A0}}{1 - V_{TH0}})}{\frac{\alpha}{1 - V_{TH0}} + \frac{2 (1 - V_{DS0} / V_{D0})}{V_{D0} + \eta (R_1 + R_2) I_{A0}} \eta (1 + \frac{\alpha R_4 I_{A0}}{1 - V_{TH0}})}{(7 - 14)}$$

ここで、R₁、R₂は駆動トランジスタの寄生抵抗であり、R₄はアクセス・トラン ジスタのソース抵抗を、また、R₇は負荷トランジスタのソース抵抗を示している。

(7-12) 式~(7-14) 式を用い、各寄生抵抗がメモリセルの読出しマージンに 及ぼす影響を調べた結果を表7-3に示す。評価デバイスとしては、寄生抵抗の影響 の小さい 0.8µmCMOSデバイスを用いた。また、寄生抵抗による電圧降下が電源 電圧の10%となる場合について感度解析を行った。表7-3より読出しマージンの劣 化は、駆動トランジスタのドレイン部の寄生抵抗(R₂)の影響が大きい。駆動トラ ンジスタのドレイン部に寄生抵抗が存在すると、駆動トランジスタのピンチオフ電圧 が等価的に増加するため、読出しインバータの最小出力V_{R0}, が上昇し、読出しマー



図7-6 寄生抵抗を考慮した読出しインバータの等価回路

\sim	R=0	R1	R2	R4	R7
VTHL'	0.36	0.38	0.36	0.36	0.34
Vro'	0.13	0.16	0.16	0.11	0.13
VNR	0.14	0.13	0.12	0.15	0.13

表7-3 読出しマージンと寄生抵抗の関係

ジンが減少することがわかる。

(b) 書込みマージン

寄生抵抗が存在した場合の読出しインバータの論理しきい値電圧 V THLR'は、図7 - 6 に示す読出しインバータの等価回路を用いて次式で近似できる。

$$V_{\text{THLR}}' = \frac{V_{\text{THO}} \left(1 - \left(\frac{b_0 + a_0 \xi}{\eta}\right)^2\right) + \left(\frac{b_0 + a_0 \xi}{\eta}\right) \frac{1/\alpha}{\eta}}{1 + \left(\frac{b_0 + a_0 \xi}{\eta}\right)} \quad (7 - 15)$$

$$b_{0} = \frac{1 + (1 - (\alpha - 1)) \frac{1 - V_{THLR}}{1 - V_{THO}} \frac{\alpha \eta R_{I} I_{AO}}{1 - V_{THO}}}{1 - V_{THO}} (7 - 16)$$

$$\frac{V_{THLR}}{1 - V_{THO}} \frac{\alpha \xi R_{4} I_{AO}}{1 - V_{THO}}$$

ここで、VTHLRは、寄生抵抗がない場合の読出しインバータの論理しきい値電圧であ り、R4 はアクセス・トランジスタのソース抵抗である。

書込みインバータの最大出力電圧 Vwo'は、図7-7に示す書込みインバータの等価回路を用い、アクセス・トランジスタが線形領域で、負荷トランジスタが飽和領域で動作することを考慮すれば、次式で近似できる。

$$V_{wo}' = \frac{\xi (V_{D0} + (R_3 + R_4 + R_5) I_{A0})}{2 (1 - \frac{V_{w0}}{V_{D0}}) (1 + \frac{\alpha \xi R_7 I_{A0}}{1 - V_{TH0}})} - \frac{(V_{w0} / V_{D0}) V_{D0}}{2 (1 - \frac{V_{w0}}{V_{D0}})}$$

$$(7 - 17)$$

ここで、 Vwoは寄生抵抗がない場合の書込みインバータの最大出力電圧であり、 R₃ ~ R₅ はアクセス・トランジスタの寄生抵抗である。

(7-15) 式~(7-17) 式を、 0.8μmCMOSデバイスに適用して、寄生抵抗 が書込みマージンに及ぼす影響を調べた結果を表7-4に示す。書込みマージンの劣 化は、アクセス・トランジスタのドレイン部の寄生抵抗(R4)の影響が大きい。ア クセス・トランジスタのドレイン部に寄生抵抗が存在すると、アクセス・トランジス タのピンチオフ電圧が等価的に上昇するため、読出しインバータの論理しきい値電圧 V_{THLR}, が減少し、書込みインバータの最大出力電圧Vwo</sub>, が増加して、書込みマー ジンの劣化が最も大きくなる。

- 129 -



図7-7 寄生抵抗を考慮した書込みインバータの等価回路

\square	R=0	R1	R3	R4	R5	R7
VTHLR'	0.47	0.49	0.47	0.46	0.47	0.46
Vwo'	0.18	0.18	0.21	0.21	0.21	0.16
VNR	0.38	0.42	0.36	0.34	0.36	0.38

表7-4 書込みマージンと寄生抵抗の関係

7.3.3 メモリセル設計法

前節の解析により、微細CMOSメモリセルを従来と同じセル定数で設計した場合、 メモリセルのノイズマージンが低下することを示した。メモリセルの読出しマージン を増加させるためには、セル内部のCMOSインバータの論理しきい値電圧V_{THL}を 増加させ、読出しインバータの最小出力V_{R0}を減少させることが必要となる。また、 メモリセルの書込みマージンを増加させるためには、読出しインバータの論理しきい 値電圧V_{THLR}を増加させ、書込みインバータの最大出力V_{W0}を減少させる必要がある。

以下では、所望の読出しマージンV_{NR0}、および書込みマージンV_{NW0}を確保する ためのメモリセルの設計法を示す。

(a)読出しマージン

所望の読出しマージンV_{NR0}を満足するためには、各読出しインバータの出力特性 に内接する最大正方形の一片の長さをV_{NR0}よりも大きくなるようにすればよい。上 記条件式を満足するセル定数としきい値電圧の関係を求める。まず、読出しマージン V_{NR0}に対する条件式を以下に示す。

$$V_{NR0} \leq \frac{V_{THLR} + V_{TH0}}{2} - (V_{R0} + \frac{V_{R0} - V_{R01}}{V_{TH0}} (1 - V_{THLR})) (7 - 18)$$

$$V_{R01} = V_{DSAT} \left(\left(1 + \frac{V_{DSAT}}{2 \eta} \frac{\alpha}{1 - V_{THO}} \right) + \left(1 + \frac{\alpha V_{THO}}{1 - V_{THO}} \right) \right)$$

$$- \left(\left(\left(1 + \frac{V_{DSAT}}{2 \eta} \frac{\alpha}{1 - V_{THO}} \right) + \left(1 + \frac{\alpha V_{THO}}{1 - V_{THO}} \right) \right)^{2} - \frac{1}{\eta} \left(1 + \frac{\alpha V_{THO}}{1 - V_{THO}} \right) \right)^{1/2}$$

$$- \frac{1}{\eta} \left(1 + \frac{\alpha V_{THO}}{1 - V_{THO}} \right) \right)^{1/2}$$
(7-19)

$$V_{DSAT} = V_{D0} \left(\frac{1 - 2 V_{TH0}}{1 - V_{TH0}} \right)^{m}$$
(7-20)

(7-18) 式の右辺は、読出しインバータの出力特性の傾きも考慮したノイズマー ジン評価式である。(7-18) 式の右辺第1項は、最大正方形が内接する読出しイン バータ(InvA)の入力電圧に相当するものであり、ここでは、内接電圧を読出し インバータの論理しきい値電圧と、しきい値電圧の平均値で近似した(図7-1 (b) 参照)。また、(7-18) 式の右辺第2項は、最大正方形が外接する読出しインバー タ(InvB)の出力電圧に相当するものである。ここでは、読出しインバータの入 力電圧がV₁ = 1 - V_{тно} となる場合の出力電圧V_{RO1} 〔(7-19)式、(7-20) 式参照〕を用いて、読出しインバータの出力特性を(1 - V_{тно}、V_{RO1})、および (1、V_{RO})の2点を通る直線で近似した場合に、その直線がV₁ = V_{тнLR}と交わる 出力電圧で外接電圧を近似した。

(7-18) 式を読出しインバータの論理しきい値電圧 V_{THLR}について解くことによ り、次の条件式を得る。

$$V_{\text{THLR}} \ge \frac{V_{\text{NR0}} + V_{\text{R0}} + ((V_{\text{R0}} - V_{\text{R01}}) / V_{\text{TH0}}) - V_{\text{TH0}} / 2}{((V_{\text{R0}} - V_{\text{R01}}) / V_{\text{TH0}}) + 1 / 2}$$
$$\equiv V_{\text{THLR}}(\text{min}) \qquad (7 - 21)$$

(7-21)式、および(7-8)式より、所望のノイズマージンを確保するための、 セル定数としきい値電圧の関係が次式のように求まる。

$$\xi \ge \eta \ \left(\frac{V_{\text{THLR}}(\min) - V_{\text{THO}}}{1 - V_{\text{THO}} - V_{\text{THLR}}(\min)} \right) - 1$$
 (7-22)

(b) 書込みマージン

所望の書込みマージンV_{NW0}を満足するためには、読出しインバータ、および書込 みインバータの各出力特性に内接する最大正方形の一片の長さをV_{NW0}よりも大きく なるようにすればよい。上記条件式を満足するセル定数としきい値電圧の関係を求め る。まず、書込みマージンV_{NW0}に対する条件式を以下に示す。

$$V_{NW0} \leq V_{W1}' - V_{W0} \qquad (7-23)$$

$$V_{w1}' = \frac{(1 - V_{w0})(V_{THLR} - V_{w0})}{1 - V_{THLR}} + V_{w0} \qquad (7 - 24)$$

(7-23) 式の右辺は、読出しインバータの出力特性の傾きも考慮した書込みマー ジン評価式である。(7-23) 式の右辺第1項は、最小正方形が読出しインバータ (InvB) に内接する場合の読出しインバータの入力電圧に相当するものである。 ここでは、読出しインバータの内接電圧を(7-24) 式で近似した。(7-24) 式は、 読出しインバータの出力特性を(Vwo、1)、および(VTHLR、VTHLR)の2点を通 る直線で近似した場合に、その直線がV2 = Vwoと交わる入力電圧値を示している 〔図7-2(b)参照〕。

(7-23) 式、および (7-24) 式を読出しインバータの論理しきい値電圧 V THLR について解くことにより、次の条件式を得る。

-132-

$$V_{THLR} \leq \frac{V_{NW0} + (1 - V_{W0}) V_{W0}}{V_{NW0} + (1 - V_{W0})} \equiv V_{THLR}(max) \qquad (7 - 25)$$

(7-25) 式、および(7-8) 式より、所望のノイズマージンを確保するための、 セル定数としきい値電圧の関係が次式のように求まる。

$$\eta \ge (1 + \xi) \left(\frac{V_{\text{THLR}}(\max) - V_{\text{THO}}}{1 - V_{\text{THO}} - V_{\text{THLR}}(\max)} \right)$$
 (7-26)

(7-22) 式、および (7-26) 式を $0.2 \mu \text{ m} \text{CMOSFNALCE}$ 適用した場合 の、セル定数としきい値電圧の関係を図 7 - 8 に示す。ここでは、0.8 $\mu \text{ m} \text{CMOS}$ セルと同等なノイズマージン (読出しマージン; $V_{NR0} = 0.14$, 書込みマージン; $V_{NW0} = 0.38$) を得るためのセル定数としきい値電圧の関係を示した。 CMOSメモ リセルの設計例として、規格化しきい値電圧 V_{TH0} を 0.3、駆動トランジスタとアク セス・トランジスタの駆動電流比 (η) を 3、負荷トランジスタとアクセス・トラン ジスタの駆動電流比 (ξ) を 0.4とし、シミュレーションによりメモリセルの読出し マージン、および書込みマージンを求めた結果、 $V_{NR} = 0.21$ 、 $V_{NW} = 0.39$ が得ら れた。各ノイズマージンは、所望のノイズマージンを満足しており、本手法の有効性 が確められた。



図7-8 ノイズマージンを保証したセル定数比の領域

7.4 ノイズマージンとメモリセルの遅延時間の関係

メセリセルでの遅延時間は、ビット線を小振幅動作させる読出し動作時の遅延時間 よりも、ビット線を電源電圧レベルで大振幅動作させる書込動作時の遅延時間が問題 となる。書込み動作時のアドレス入力と書込み制御信号(WEB)のタイミング図を 図7-9に示す。書込み時のアドレスサイクルは、書込み制御信号に対して、アドレ ス・セイトアップ時間、ライトバルス幅、および、アドレス・ホールド時間(以下で は、ライトリカバリ時間と略す。)できまる。特に、データを書込むためのライトパ ルス幅、および、書込み後にビット線の大振幅信号を読出し時の小振幅信号にもどす までのライトリカバリ時間は、メモリセル自体のセル定数、およびビット線の負荷容 量で決まる。以下では、前節までで述べた書込みマージンとメモリセルの遅延時間の 関係を述べる。



twsa:アドレス・セットアップ時間

tw :ライトパルス幅

twha:アドレス・ホールド時間(ライトリカバリ時間)

図7-9 書込み動作時のメモリの速度性能

7.4.1 書込みマージンとビット線の臨界雑音電圧の関係

メモリセルの書込み時の遅延時間を導出する場合、図7-10(a)に示すような ビット線の臨界雑音電圧評価⁽⁶⁵⁾が有用である。書込み動作可能なビット線の臨界雑 音電圧を評価することにより、ライトパルス幅やライトリカバリ時間の評価が可能と なる。ここでは、まず前節で述べた書込みマージン評価で、ビット線の臨界雑音電圧 が評価できることを示す。

ビット線に臨界雑音電圧が存在した場合の、書込みインバータの等価回路を図7-10(b)に示す。臨界雑音電圧を VBL、メモリセル内部ノードの電圧値を V10、および V20とした。書込みインバータの出力電圧 V10は、書込みインバータの負荷トランジスタが飽和領域で、アクセス・トランジスタが線形領域で動作していることを考慮すれば、MOSFETの電流式(7-3)式~(7-5)式を用いて、次式で近似できる。

$$V_{10} = \frac{\xi V_{D0}}{2} \left(1 - \frac{\alpha V_{20}}{1 - V_{TH0}}\right) \left(1 + \frac{\alpha V_{BL}}{1 - V_{TH0}}\right) \left(1 - \frac{m V_{BL}}{1 - V_{TH0}}\right) + V_{BL} \left(7 - 26\right)$$

ここで、各電圧値は電源電圧で規格化した値である。

一方、メモリセル内部に臨界雑音電圧 VBLが存在した場合の、書込みインバータの 等価回路を図7-10(c)に示す。書込みインバータに、図7-10(b)に示す インバータと同一の入力電圧 Vzoを印加した場合、その出力電圧 V10'は、

$$V_{10}' = \frac{\xi V_{D0}}{2} \left(1 - \frac{\alpha V_{20}}{1 - V_{TH0}}\right) \left(1 + \frac{\alpha V_{BL}}{1 - V_{TH0}}\right)$$
(7-27)

となる。(7-27)式の各電圧値は、(7-26)式同様、電源電圧で規格化した値で ある。

書込みインバータの出力 V₁₀'と図 7 - 10(b)に示すインバータの出力 V₁₀との電圧差は、(7-26)式、および(7-27)式より、次式で近似できる。

$$V_{10}' - V_{10} = \frac{\xi V_{D0}}{2} \left(1 - \frac{\alpha V_{20}}{1 - V_{TH0}}\right) \left(1 + \frac{\alpha V_{BL}}{1 - V_{TH0}}\right) \left(\frac{m V_{BL}}{1 - V_{TH0}}\right) - V_{BL}$$

$$= \frac{\xi}{2} \frac{V_{D0}}{1 - V_{TH0}} m V_{BL} - V_{BL} \qquad (7 - 28)$$

書込みインバータを構成する負荷トランジスタとアクセス・トランジスタの電流比钅



(a) ビット線の臨界電圧評価法



(b) ビット線の臨界電圧評価時の 書込みインバータ等価回路



(c) 書込みマージン評価時の 書込みインバータ等価回路

図7-10 書込みマージンとビット線の臨界電圧の関係

は、セルの書込みマージンを確保するために、通常を≦1/2とし、書込みインバー タの負荷トランジスタを飽和領域で、アクセス・トランジスタを線形領域で動作させ ている。を≦1/2なるセル定数条件、およびVpo<1-Vтнo 、m≒1なるデバイ ス条件を考慮すると、(7-28)式の右辺第1項は、第2項に比べて十分小さく、 (7-28)式に示す書込みインバータの出力電圧Vュo'は、さらに次式で近似できる。

 $V_{10}' = V_{10} - V_{BL} \qquad (7 - 29)$

図7-10(c)に示す書込みインバータの入出力条件は、書込みインバータの入 力電圧がビット線の臨界雑音電圧 V_{BL}だけ減少した場合、その出力も(7-29)式に より V_{BL}だけ減少することを示している。セル内部の書込みインバータと読出しイン バータが、ビット線の臨界雑音電圧評価時に内部電圧(V₁₀、V₂₀)で接することを 考慮すれば、書込みインバータと読出しインバータの内側に、一辺がビット線の臨界 雑音電圧 V_{BL}となる内接正方形が存在する。さらに、書込みインバータの出力特性が、 ビット線の雑音電圧に対して、なめらかな単調増加関数であることを考慮すると、内 接正方形は最小の内接正方形となり、書込みマージン評価時の定義と一致する。従っ て、ビット線の臨界雑音電圧 V_{BL}は、書込みマージンV_{NW}で近似できる。

7.4.2 書込みマージンと最小ライトパルス幅の関係

書込み動作開始時のメモリセルの等価回路を図7-11に示す。ここでは、ビット 線BLBの電位を、マルチプレクサ回路で低レベルにすることにより書込み動作を行 う場合を示した。このため、ビット線BLBの初期電位 v_B(0)、およびビット線B LBにつながるメモリセルノードの初期電位 v₁(0)は、 v_B(0) = v₁(0) = V_{DD} としている。前節で述べた書込みマージン v_{NW}を用いれば、ビット線を V_{DD}から v_{NW} まで降下させることにより、書込み動作が可能となる。マルチプレクサ回路の等価コ ンダクタンスを g_{MPX}、メモリセルのアクセス・トランジスタの等価コンダクタンス を g_{AC}、ビット線容量を C_B、およびメモリセルの内部容量を C_Nとすれば、最小ラ イトパルス幅 t_{Pd}(WP)は、次式で与えられる⁽⁶⁶⁾。

$$t_{pd}(WP) = 2 \frac{C_B}{g_{MPX}} (1 - V_{NW}) + \frac{C_N}{g_{AC}} \frac{1 - V_{THL}}{1 - V_{NW}} (7 - 30)$$

ここで、V_{NW}、およびV_{THL}は、電源電圧で規格化した書込みマージンとメモリセル を構成するCMOSインバータの論理しきい値電圧である。(7-30)式の右辺第1 項が、マルチプレクサ回路でビット線を電源電圧から書込みマージンV_{NW}まで下げる ための遅延時間であり、右辺第2項がメモリセル内部の寄生容量の放電に必要な遅延 時間である。

(7-30) 式を 0.8µmCMOSデバイスに適用して、最小ライトパルス幅と書込 みマージンの関係を求めた結果を図7-12に示す。メモリセルの書込みマージンを 大きくするほど、(7-30) 式の右辺第1項に示すように、ビット線電位を低レベル 側にレベルシフトするレベルシフト量を削減できるため、最小ライトパルス幅が小さ くなる。また、(7-30) 式より、最小ライトパルス幅を小さくするためには、マル チプレクサ回路の等価コンダクタンスを大きくればよいことがわかる。



マルチプレクサ回路

図7-11 最小ライトパルス幅導出時のメモリセル等価回路


図7-12 最小ライトパルス幅と書込みマージンの関係

7.4.3 書込みマージンと最小ライトリカバリ時間の関係

書込み動作終了直後の読出し時のメモリセル等価回路を図7-13に示す。ここで は、ビット線BLBの初期電位が低電位電源(VB(0)=0V)で、ビット線BL Bにつながるメモリセルのノードが高電位電源に保持されている場合(V1(0)= VDD)を示した。図7-13に示すメモリセルの等価回路において、ビット線容量が セル内部の寄生容量に比べて十分大きい場合には、メモリセルの保持情報が破壊され る。メモリセルの情報を保持するためには、ビット線を書込みマージンVNWまで上昇 させることが必要となる。ここでは、最小ライトリカバリ時間を、書込み直後にビッ ト線を書込みマージンVNWまで上昇させるための遅延時間として導出した⁽⁶⁷⁾。

最小ライトリカバリ時間 t_{pd}(WR)は、プルアップ回路の等価コンダクタンスを g_{PUL}、メモリセルのアクセス・トランジスタの等価コンダクタンスをg_{AC}とすれば、 次式で与えられる。

$$t_{pd}(WR) = 2 \frac{C_B}{g_{PUL}} V_{NW} - \frac{C_N}{g_{AC}} \frac{1 - V_{THL}}{1 - V_{NW}}$$
(7-31)

(7-31)式において、各電圧値は電源電圧で規格化した値であり、右辺第1項が、 プルアップ回路でビット線を書込みマージンまで上昇させるための遅延時間を、右辺 第2項がメモリセル内部の寄生容量の放電に必要な遅延時間を示したものである。

(7-31) 式を 0.8µmCMOSデバイスに適用して、最小ライトリカバリ時間と 書込みマージンの関係を求めた結果を図7-14に示す。ライトパルス幅とは逆に、 メモリセルの書込みマージンを大きくするほど、(7-31)式の右辺第1項に示すよ うに、ビット線の昇圧電位が大きくなるため、最小ライトリカバリ時間が増大する。 また、(7-31)式より、最小ライトリカバリ時間を削減するためには、プルアップ 回路の等価コンダクタンスを大きくすればよいことがわかる。ECL-СМОSメモ リ構成では、第5章で述べたように、読出し加速回路により、バイポーラ・エミッタ フォロワ回路でビット線のプルアップを行うため、その等価コンダクタンスはMOS FETに比べて十分大きく、ライトリカバリ時間の短縮に有用となる。



図7-13 最小ライトリカバリ時間導出時のメモリセル等価回路



図7-14 最小ライトリカバリ時間と書込みマージンの関係

7.5 まとめ

本章では、ECL-CMOSメモリ構成に搭載する低電圧CMOSメモリセルの設 計法を述べた。特に、電源電圧とともに低下するメモリセルのノイズマージンを確保 するためのメモリセル設計法を明確化した。以下に得られた結果を要約する。

- (1)読出し時、および書込み時のメモリセルのノイズマージンを作図、および解析 式により評価する手法を明らかにした。
- (2)ノイズマージン評価式を微細CMOSメモリセルに適用した場合のセルの設計 法を明らかにした。MOSFETの微細化にともなう、キャリア移動度の劣化や、 ソース・ドレイン抵抗が、ノイズマージンに及ぼす影響を明らかにするとともに、 所望のノイズマージンを確保するためのセル定数、およびしきい値電圧の設定法を 明確化した。
- (3)評価したノイズマージンとメモリセルの遅延時間の関係、およびメモリセルの 遅延時間を削減するための高速化条件を明らかにした。特に、ノイズマージンと遅 延時間の関係として、書込みマージンとメモリの書込みサイクルを決める最小ライ トパルス幅、およびライトリカバリ時間の関係を明確化した。

第8章 BiCMOSメモリの設計・試作

8.1 まえがき

B i CMOS技術による低電圧メモリ構成法として、メモリの周辺回路をB i NM OS論理ゲートで構成するメモリ構成法と、周辺回路をバイポーラECL回路で構成 し、メモリセル部をCMOS回路で構成するECL-CMOSメモリ構成法を述べて きた。本章では、各メモリ構成の有用性を確めるために設計・試作したメモリの概要、 および評価結果を述べる。

8.2 低電圧メモリ構成の特徴

BiNMOS論理ゲートによるメモリ構成、およびECL-CMOSメモリ構成の 特徴を表8-1にまとめる。BiNMOS論理ゲートによるメモリ構成では、BiN MOS論理ゲートをメモリの周辺回路に適用することによって、外部電源電圧が低下 しても高速動作が可能となるようにした。本メモリ構成は、配線遅延の影響が小さい 中規模メモリに特に有用であり、CMOSメモリ並の消費電力でバイポーラECLメ モリ並の速度性能を実現できる。一方、ECL-CMOSメモリ構成では、周辺回路 にECL回路を用い、CMOSメモリセル部の印加電圧を低電圧化することにより、 外部電源電圧を維持したまま高速動作が可能となるようにした。また、バイポーラ分 割ワード線構成を用いることにより、外部電源電圧が低下しても高速動作が可能とな るようにした。ECL-CMOSメモリ構成は、長配線をECL回路で駆動できるた め、チップサイズが10mm角を越える大規模メモリでも、バイポーラECLメモリ 並の速度性能を実現できる。また、周辺回路を、選択したトランジスタにしか電流を 流さないシリーズ・ゲート回路主体に構成することにより、その消費電力をCMOS メモリ並の消費電力までに削減できる。

本章では、まず、BiNMOS論理ゲートによるメモリ構成として、メモリ規模8 Kbの2ポート・メモリの設計・試作例を述べる。つぎに、ECL-CMOSメモリ 構成として、メモリ規模256KbのECL10Kインタフェイス・メモリ、および バイポーラ分割ワード線を用いたメモリ規模256Kbの低電圧ECL100Kイン 表8-1 BiCMOS技術による低電圧メモリ構成の特徴

	B i NMOS論理ゲート を用いたメモリ構成	ECL-CMOSメモリ構成		
低電圧化手法	外部電源電圧の 低電圧化	Vss昇圧回路 による内部CMOS 回路の低電圧化	外部電源電圧の 低電圧化	
周辺回路構成	B i NMOS論理ゲート	ECL回路	ECL回路 (分割ワード線構成)	
最適メモリ規模	中	大	大	
アクセス時間	小 (バイポーラメモリ並)	小	小	
消費電力	小 消費電力 (CMOSメモリ並)		小	
試作メモリ	2ポート8Kbメモリ	ECL10K インタフェイス 256Kbメモリ	ECL100K インタフェイス 256Kbメモリ	

タフェイス・メモリの設計・試作例を述べる。

8.3 2ポート8Kbメモリの設計・試作

B i NMOS論理ゲートによるメモリ構成の有用性を確めるために、0.5µmB i CMOSプロセス⁽³⁸⁾で、メモリ規模8Kbの論理LSI搭載用2ポートメモリを 設計・試作した。2ポートメモリは、データの書込み・読出しを独立かつ並列に処理 できるメモリであり、パイプライン処理を行う高速ディジタル信号処理LSI⁽⁶⁸⁾等 に必須となるメモリである。2ポート用メモリセルを図8-1に示す。CMOSメモ リセルのアクセス・トランジスタを2組設け、信号線を2組のワード線とビット線対 で構成することによって、各ポート (Aポート、およびBポート)からデータの書込 みと読出しが独立に行えるようにしている。



図8-1 2ポートメモリセル構成

設計した2ポートメモリのブロック構成を図8-2に示す。2章および3章で述べ たBiNMOS論理ゲート主体に周辺回路を構成した。センスアンプ回路には、微小 信号の検出が可能なバイポーラ電流切り換え回路を用いた。特に、両ポートの信号処 理を可能とするため、周辺回路には、Aポート用、およびBポート用の回路ブロック を配置した。また、ビット線のプルアップ制御を行う書込み制御回路には、3章で述 ベたフィードフォワード形(FF)BiNMOSドライバ回路を用いた。書込み制御 回路の回路構成を図8-3に示す。初段の回路には、入力容量の条件からCMOS・ NOR回路を用い、書込み制御信号(WEB)とチップ選択信号(CSB)の論理に より、書込みかつチップ選択の状態で、ビット線のプルアップ動作を遮断し、メモリ セルへの書込みが容易に行えるようにした。特に、NOR回路の後段にFF-BiN MOSドライバを用い、FF-BiNMOSドライバ回路で高負荷のプルアップ回路 を駆動する回路構成とした。メモリセルには、図8-1に示した2ポート用セルを用 い、セルアレイ構成は512ワードx16ビット構成とした。メモリセルを構成する 各トランジスタのセル定数比としては、7章で述べた解析式を用いて、駆動トランジ スタとアクセス・トランジスタの駆動電流比ヵとしてヵ=4.0 、負荷トランジスタと アクセス・トランジスタの駆動電流比をとしてを=0.2 を用いた。

設計した2ポートメモリのチップ写真を図8-4に、BiCMOSデバイス特性を 表8-2に示す。MOSFETには、高耐圧化が可能なLDD(Lightly Doped source-Drain)構造を用いた。また、バイポーラ・トランジスタには、寄生容量の小 さいポリエミッタ構造を用いた。配線系は、2層ポリシリコン、2層アルミ配線を用 いた。設計したメモリのチップ面積は、4mmx4mm=16mm² であり、メモリコ ア部の面積は 2.1mmx 2.4mm= 5.0mm² である。



図8-2 2ポート8Kbメモリのブロック図



図8-3 書込み制御回路構成



図8-4 2ポート8Kbメモリのチップ写真

表8-2	0.	5µm	в	i	СМО	S	デバ1	ス特性
------	----	-----	---	---	-----	---	-----	-----

0. 55μm 11nm
0. 6 x 1 0 μm
1 2 G H z
8 0

本メモリの速度性能を評価する場合、本メモリは論理LSIに搭載して使用するため、メモリコア部のアクセス時間評価が必要となる。ここでは、メモリコア部のアク セス時間評価に、LSI内部の信号線の伝播遅延が評価可能なEB(Electro n Beam)テスタ⁽⁶⁹⁾⁽⁷⁰⁾を用いた。試作したメモリの入出力波形をEBテスタ で評価した結果を図8-5に示す。電源電圧が3.3Vの場合、アドレス・アクセス 時間 2.7nsが得られた。本メモリ構成はCMOSメモリ構成に比べて、アクセス時 間を40%削減できる。消費電力は40MHz動作時に430mWであり、CMOS メモリ並の消費電力が得られた。

試作したメモリのアドレス・アクセス時間の電源電圧依存性を図8-6に示す。 3.3 Vの電源電圧に対して、電源変動10%以内では、アドレス・アクセス時間の 変動は25%以内に抑えられることがわかった。



図8-5 EBテスタによるメモリの入出力波形観察



図8-6 アクセス時間の電源電圧依存性

8.4 ECL10Kインタフェイス256Kbメモリの設計・試作

ECL-CMOSメモリ構成の有用性を確めるために、0.8µmBiCMOSプ ロセスで、メモリ規模256KbのECL10Kインタフェイスメモリを設計・試作 した⁽⁴⁵⁾。設計したメモリのブロック構成を図8-7に示す。周辺回路をECL回路 で構成し、メモリセル部をCMOS回路で構成した。特に、周辺回路の選択回路では、 プリデコーダ回路、デコーダ回路、およびレベル変換回路を、選択したトランジスタ にしか電流を流さないシリーズ・ゲート回路主体に構成することによって、消費電力 を削減しつつ高速動作を実現した。また、読出し回路では、マルチプレクサ回路、セ ンスアンプ回路に加えて、出力バッファ回路にもマルチプレクシング機能を設けた3 段マルチプレクシング方式により高速動作を実現した。更には、バイポーラVss発生 回路をメモリの左右に配置し、CMOSメモリセル部の低電位電源Vssを-3Vに昇 圧することによって、CMOS回路の低電圧化を図った。メモリセルには、第7章で 述べた6トランジスタ形のCMOSセルを用い、セルアレイは高速化の点から8ブロ ック分割とし、各ブロックのメモリ規模を32Kbとした。

設計したメモリのチップ写真を図8-8に、用いたBiCMOSデバイス特性を表 8-3に示す。MOSFETには、シングル・ドレイン構造を用い、バイポーラ・ト ランジスタには、プロセス工程が容易なメタルエミッタ構造を用いた。また、配線系 は、1層ポリシリコン、2層アルミ配線を用いた。設計したメモリのチップ面積は、 11.6x 8.75 = 101.5mm² である。

試作したメモリの入出力波形を図8-9に示す。電源電圧V_{EE}が−5.2 Vの場合、 アドレス・アクセス時間 5.0 n sの性能が得られた。ECL-CMOSメモリ構成を 用いることにより、従来のBiCMOS論理ゲートを用いるメモリ構成に比べて、ア クセス時間を1/2以下に削減できた。

アドレス・アクセス時間の電源電圧依存性を図8-10に示す。ECL-CMOS メモリ構成は高速動作に加えて、周辺回路の各要素回路に定電流源を用いるため、ア クセス時間の電源電圧依存性が小さく、一定のアクセス時間が得られた。



図8-7 ECL10Kインタフェイス256Кbメモリのブロック構成



図8-8 ECL10Kインタフェイス256Кbメモリのチップ写真

表8-3 0.8µmBiCMOSデバイス特性

MOSFET							
ゲート長	nMO	S F	ΕT	•	0.	8	μm
	рМО	SF	ET	· · · ·	1.	0	μm
ゲート酸化膜厚					1	1	n m
バイポーラ・トラン	ジスタ						ECI
エミッタサイズ			2.	0	x 1	0	μm^2
遮断周波数					8	G	Hz
電流利得					8	0	

8、5 ECLIIOIEインタフェイス255Kカメモリの後期・城市

外部電動電圧が低下しても高度動作が可能なパイポーラ分割ワード結構成の言用性 を確めるために、0、8ヵmB10M08アロセスでメモリ機賃256Kトの目CL



マモン水園田モーロ ーマンスシアコー

アドレス入力

データ出力

図8-9 入出力波形



図8-10 アドレス・アクセス時間の電源電圧依存性

、彼のためは、腹節で症べた豆CL10杯インタフェイスメモリの性能も示した。 b 「L10Kインタフェイスメモリは、メインデコーダに膝間み3段構成のシリーズ・ 8.5 ECL100Kインタフェイス256Кbメモリの設計・試作

外部電源電圧が低下しても高速動作が可能なバイボーラ分割ワード線構成の有用性 を確めるために、0.8µmBiCMOSプロセスでメモリ規模256KbのECL 100Kインタフェイスメモリを設計・試作した^(3B)。設計したメモリのブロック構 成を図8-11に示す。ECL10Kインタフェイス・メモリと同様、周辺回路をE CL回路で構成し、メモリセル部をCMOS回路で構成している。特に、周辺回路の 選択回路では、ダイオード結合形論理回路によるプリデコーダ回路を、チップの左右 に配置した。また、分割ワード線構成に必要な、バイボーラ・メインデコーダ回路を セルアレイの左側に、セクション・デコーダ回路をチップの下側に、さらには、セク ション・セレクタ回路を各メモリブロックの左側に配置した。また、読出し回路には、 ECL10Kインタフェイス・メモリ同様、3段のマルチプレクシング方式を採用し た。メモリセルには、高集積化が可能な高抵抗負荷形セルを用い、セルアレイは高速 化の点から16分割とし、各メモリブロックのメモリ規模を16Kbとした。

設計したメモリのチップ写真を図8-12に、用いたBiCMOSデバイス特性を 表8-4に示す。MOSFETは、電源電圧(VEE=-4.5 V)の関係から、高耐圧 化が可能なLDD構造とし、バイポーラ・トランジスタには、前述のメタルエミッタ 構造を用いた。また、配線系は2層ポリシリコン、2層アルミ配線を用いた。設計し たメモリのチップ面積は、11.6 x 4.6 = 53.4 mm² である。

試作したメモリの入出力波形を図8-13に示す。メモリセルを、セルアレイ・ブ ロック内で選択した場合の入出力波形を図8-13(a)に、ブロック間で選択した 場合の入出力波形を図8-13(b)に示す。電源電圧VEEが-4.5 Vの場合、アド レス・アクセス時間5.5ns、および5.0nsが実現できた。セルアレイ・ブロ ック間でのセル選択が、ブロック内でのセル選択に比べてアクセス時間が小さくなる 理由としては、ブロック間でセル選択を行う場合、ワード線が非選択となる期間が存 在し、ビット線対がプルアップ回路によって等電位化されることにより、最終段の出 力回路も自動的に等電位化されて、アクセス時間が削減することが挙げられる。

試作したメモリのアドレス・アクセス時間の電源電圧依存性を図8-14に示す。 比較のために、前節で述べたECL10Kインタフェイスメモリの性能も示した。E CL10Kインタフェイスメモリは、メインデコーダに縦積み3段構成のシリーズ・



バイポーラ回路 CMOS回路

図8-11 ECL100Kインタフェイス256Kbメモリのブロック構成



図8-12 ECL100Kインタフェイス256Kbメモリのチップ写真

表8-4 0.8µmBiCMOSデバイス特性

MOSFET	
ゲート長	0.8 µm
ゲート酸化膜厚	15 n m
バイポーラ・トランジスタ	2
エミッタサイズ	2. 0 x 1 0 μm ²
遮断周波数	8 G H z
電流利得	80



(b) セルアレイ間選択





図8-14 アドレス・アクセス時間の電源電圧依存性

ゲート回路を用いているため、電源電圧が-4.5 V近傍でアクセス時間が急激に増加 する。一方、本ECL100Kインタフェイスメモリは、バイポーラ分割ワード線構 成により、メインデコーダを縦積み2段構成のシリーズ・ゲート回路で実現できるた め、電源電圧が-4Vに低電圧化しても一定のアクセス時間が得られている。

8.6 まとめ

本章では、前章までで述べた低電圧メモリ構成の有用性を確めるために設計・試作 したメモリの評価結果を述べた。具体的には、BiNMOS論理ゲートによるメモリ 構成として、2ポート8Kbメモリを、ECL-CMOSメモリ構成として、ECL 10Kインタフェイス256Kbメモリ、およびECL100Kインタフェイス25 6Kbメモリを設計・試作し、各メモリの評価を通して、低電源電圧での高速動作を 実証した。各メモリの特徴を表8-5にまとめる。

	2 ポート 8 K b メモリ	ECL10K インタフェイス 256Kbメモリ	ECL100K インタフェイス 256Kbメモリ
外部電源電圧	3.3V	(-5.2V) (-3.0V)*	-4.5V
ワード構成	512ワード x16ビット	256Kワード x1ビット	256Kワード x1ビット
アドレス アクセス時間	2.7ns	5. Ons	5. 5ns
消費電力	4 3 0 mW	1. 2W	750mW
メモリセル 面積	180 µm ²	159μm ²	63.8μm ²
チップ面積	5. 0 mm ² **	$101.5 \mathrm{mm}^2$	53. 4 mm^2
Ⅰ/〇 インタフェイス	CMOS	ECL10K	ECL100K
プロセス	0.5µmBiCMOS	0.8µmBiCMOS	0.8µmBiCMOS

表8-5 設計・試作した低電圧BiCMOSメモリの特徴

* СМОЅメモリセル部の内部低電源電圧 ** メモリマクロ・コア部

第9章 BiCMOSメモリの今後の課題

9.1 まえがき

B i C M O S 技術による低電圧メモリ構成法として、 B i N M O S 論理ゲートによ るメモリ構成法と、 E C L - C M O S メモリ構成法を述べ、その有用性を示してきた。 前者のメモリ構成では、電源電圧を従来の5 V 電源から3 V 電源に低電圧化しても高 速化が可能となることを示した。また、電源電圧を2 V に低電圧化しても、 C M O S 論理ゲートに対する速度性能の改善効果は小さくなるが、 B i N M O S 論理ゲートの 優位性が保たれることを示してきた。一方、後者のE C L - C M O S メモリ構成では、 バイポーラ分割ワード線構成を用いることにより、外部電源電圧を-4 V まで低電圧 化しても高速動作が可能であることを示し、 E C L 1 0 0 K インタフェイス仕様を満 足することを示してきた。

本章では、本研究を通じて明らかになった低電圧メモリ構成の今後の課題について 考察する。まず、ECL論理回路自体の低電圧回路技術を考察する。現状のECL回 路のインタフェイス条件としては、電源電圧が一4.5VのECL100Kインタフ ェイス仕様までしか明確化されていないが、ECL回路の低消費電力化を考慮すると、 今後、低電源電圧のECLインタフェイスは必須となる。ECL-CMOSメモリ構 成においても、低電源インタフェイスに対応したメモリ構成が必要となる。多ビット 論理が可能な低電圧ECL回路の構成例を示すとともとに、今後のECL論理回路の 設計指針を考察する。つぎに、低電圧・高速メモリを設計する際に必要となる回路シ ミュレーション技術の現状の問題点を整理するとともに、高精度回路シミュレーショ ン技術の今後の課題を考察する。

9.2 低電圧ECL回路技術

ECL回路で多ビット論理をとる場合、選択したトランジスタにしか電流を流さな いシリーズ・ゲート回路が有用である。しかしながら、シリーズ・ゲート回路の電源 電圧を低下させた場合、トランジスタの縦積み段数は、電源電圧とバイポーラ・トラ ンジスタの飽和動作条件の関係から2段に限定され、3ビット以上の論理動作が不能 となる。このため、低電圧ECL回路技術としては、電源電圧が低下しても多ビット 論理が可能なシリーズ・ゲート回路構成を考察することが重要となる。

多ビット論理が可能な低電圧ECL回路構成の一例として、シリーズ・ゲート回路 を横方向に展開した回路構成を図9-1に示す。2組のECL回路において、前段の ECL回路の各出力にエミッタフォロワ回路を付加し、その出力を後段のECL回路 の出力に接続して、後段の出力をクランプした。クランプ回路により、表9-1の真 理値表に示すように、選択された出力端子にのみ低レベルの出力電圧が発生できる。

ECL-CMOSメモリ構成に有用なレベル変換機能付低電圧ECL論理回路構成 例を図9-2に示す。レベル変換機能付ECL論理回路は、図9-1に示す低電圧E CL論理回路に、反転、およびECLレベルからCMOSレベルへのレベル変換機能 を設けた回路である。最終段のCMOSインバータの論理しきい値電圧を-V_{BE} (-0.8 V)以下に設定することにより、多ビット論理とレベル変換が同時に実現で きる(表9-2参照)。今後のECL-CMOSメモリ構成では、バイポーラ分割ワ ード線構成に加えて、図9-2に示すようなECL回路とCMOS回路をブロック毎 に組合せる回路構成が、外部電源電圧の低電圧化に有用になると思われる。

9.3 高精度回路シミュレーション技術

B i CMOS技術による低電圧メモリ構成を用いれば、デバイスのスケーリングと ともに、メモリの高速化が更に進み、アクセス時間が1 n s を切る超高速メモリも近 い将来実現されるであろう。今後、超高速メモリの設計を考慮すると、実測値と設計 値の誤差の小さい高精度回路シミュレーション技術が重要となる。回路シミュレータ としては、大規模回路のシミュレーションが可能なSPICE⁽⁷¹⁾やHSPICE ⁽⁷²⁾が有用である。各シミュレータとも回路解析自体の精度は高いため、シミュレー ション精度を向上させるためには、デバイスモデル、および配線遅延モデルの高精度 化を図る必要がある。



図 9-1 低電圧ECL論理回路

表	9	-1	低電圧ECL論理回路の真理値表
---	---	----	-----------------

А	В	С	Vout
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
- 1	0	0	1
1	0	1	1
1	1	0	1
1	. 1	1	0

A High; -0.8 V, Low; -1.6 V

B High ; -1.6 V, Low ; -2.4 V

C High; -1.6 V, Low; -2.4 V

 $V_{\,\text{OUT}}$ High ; -0.8 V, Low ; -1.6 V



図 9 - 2 レベル変換機能付低電圧論理回路

オリーム レベル変換成肥け 凶电圧 しし し 腑 在回ぬ シス・エル・	表 9 -	- 2	レベル変換機能付低電圧ECL論理回路の真理値表
-------------------------------------	-------	-----	-------------------------

А	В	С	Vout
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

 V_{OUT} High; 0V, Low; Vss = -2V

高精度回路シミュレーション技術に必要な項目と今後の課題を表9-3にまとめる。 以下では、各項目の今後の課題を詳細に述べる。

検討項目		課題
デ	デバイスモデル	ばらつきを考慮したモデル
ハイス	デバイス パラメータ評価法	しきい値電圧評価法 接合容量評価法 寄生容量評価法
配 線 系	配線遅延モデル	隣接配線等の配線形状を考慮したモデル

表9-3 高精度回路シミュレーション技術の課題

9.3.1 デバイスモデル

MOSFETの電流モデルに、短チャネル効果を考慮したBSIM(Berkeley Short-Channel IGFET Model) ⁽⁷³⁾ を用いれば、測定値と誤差の小さいシミュレーシ ョンが可能である。同様に、バイポーラ・トランジスタの電流モデルに、Gummel-Poonモデル ⁽⁷⁴⁾を用いれば精度良いシミュレーションが可能である。しかしながら、 特に、MOSFETでは、チャネル長のスケーリングとともに、ゲート長の加工ばら つきや、しきい値電圧のばらつきが大きくなり、電流特性の変動が大きくなる。この ため、ばらつきを正確にシミュレーションできるデバイスモデルが必要となる。特に、 ばらつきが生じた場合、各パラメータの値は、パラメータ間で互いに影響を受けなが ら変動するため、ばらつきの相関を考慮したデバイスモデルが必須となると思われる。 9.3.2 デバイスパラメータ評価法

デバイスの静特性評価では今後、MOSFETのしきい値電圧評価が重要になると 思われる。しきい値電圧は、CMOSメモリセルのリーク電流や、動作マージンを決 める主要パラメータである。現状のしきい値電圧評価法には、飽和領域のドレイン電 流特性を直線で近似し、直線の外挿点でしきい値電圧を決めるドレイン電流の外挿法 や、一定のドレイン電流が流れるゲート電圧をしきい値電圧とする定電流法があるが、 いずれの手法もしきい値電圧の設定に曖昧さがある。前者の手法は、MOSFETの リーク電流を決めるしきい値電圧以下でのサブ・スレシュホールド電流との連続性が、 また、後者の手法は定電流値をいくつにするかの問題がある。今後のしきい値電圧の 高精度評価法としては、しきい値電圧の物理モデルに従い、しきい値電圧を、MOS FETの電流モードが拡散からドリフト主体に変わる電圧値と定義するのが妥当であ る。MOSFETの拡散電流がゲート電圧に対して指数関数的に増加するのに対して、 ドリフト電流がゲート電圧のべき乗で増加することを考慮すれば、しきい値電圧を、 ドレイン電流(Ips)のゲート電圧(Ves)に関する2階微分(Δlog²(Ips)/ ΔVes²)が最小値となるゲート電圧と定義する手法⁽⁷⁵⁾等が有効であると思われる。

デバイスの動特性評価では、接合容量評価や寄生容量評価が重要になると思われる。 特に、MOSFETの接合容量評価において、フリンジ容量がチャネル側と分離側で 異なる。また、回路シミュレーションでは、接合容量が任意のチャネル幅に対して、 シミュレーション値と実測値が一致しなければならない。このため、接合容量の評価 では、接合の底面部とフリンジ部を正確に分離して評価する手法が必要である。接合 容量の評価法としては、接合面積の異なる容量評価により、底面部の容量パラメータ とフリンジ部の容量パラメータを分離して評価する従来手法に加えて、高精度化のた めには、STM (Scanning Tunneling Microscopy)による接合部の不純物濃度プロフ ァイルの直接観察、およびデバイス・シミュレーションによる容量評価を組み合わせ た手法 (76)が、今後、有効であると思われる。また、寄生容量評価では、特に、MO SFETの微細化とともに速度性能に大きな影響を及ぼすゲート・オーバラップ容量 (77)の評価が重要となる。高周波の実動作状態で評価可能なSパラメータを用い、オ ーバラップ容量を評価する手法が有用であると思われる (77)。 9.3.3 配線遅延モデル

配線遅延モデルは、配線抵抗と配線容量によるはしご形の分布定数回路で近似でき る。配線遅延モデルの高精度化のためには、モデルに用いる配線抵抗や配線容量値を 正確に見積もる必要がある。特に、隣接配線、層間配線、および交差配線等の各配線 形状を考慮した配線抵抗や配線容量の見積りが重要になると思われる。図9-3に 0.5µmBiCMOSプロセスで設計した、2ポートメモリセルのレイアウト図を 示す。トランジスタ・サイズの微細化とともに、両ポートのビット線が接近し、カッ プリング容量により遅延時間が増大する。遅延時間を削減するためにはビット線分割 が必要であり、ビット線の分割数を最適化するためにも、配線モデルの高精度化が重 要となる。



図9-3 2ポートメモリセルのパターン図

また、現状の配線モデルでは、配線を平行平板で近似しているが、実際のLSIでは、 配線工程で段差が生じるため、配線形状が段差の影響を受ける。図9-3に示すメモ リセルのビット線形状を、断面形状表示プログラムTIGER(Topography Image GEneration Routine) ⁽⁷⁸⁾で解析した結果を図9-4に示す。ポリシリコン層の隣接 配線による段差により、Aポート側のビット線形状は、もはや平行平板ではなく、傾 斜していることがわかる。配線形状を考慮したパラメータ評価が今後重要になると思 われる。

改善参示すとともは、今後のECL一CMOSメモリ構成では、ECL回路とGM 05回路をブロック分に報告せる論理回路構成が、共評電評量店の独立圧化に有用 LNス・Lとコドス



保護膜 第3層間絶縁膜 アルミ2層配線 第2層間絶縁膜 第1層間絶縁膜

シリコン基板

図 9-4 LSI内部配線の配線形状

9.4 まとめ

本章では、本研究を通じて明らかになった低電圧メモリLSI構成の今後の課題を 考察した。以下に得られた結果を要約する。

- (1) ECL-CMOSメモリ構成の今後の課題として、ECL論理回路自体の低電 E化が残っていることを示した。低電源電圧で多ビット論理が可能なECL回路構 成法を示すとともに、今後のECL-CMOSメモリ構成では、ECL回路とCM OS回路をブロック毎に組合せる論理回路構成が、外部電源電圧の低電圧化に有用 となることを示した。
- (2) 高性能メモリの設計に必要な高精度回路シミュレーション技術の今後の課題として、デバイス系では、特に、MOSFETのデバイスモデル、およびデバイスパラメータ評価手法の高精度化が、また、配線系では、配線形状を考慮した配線遅延モデルが重要となることを示した。

第10章 結 論

本論文は、BiCMOSデバイスのスケーリングに対応可能なメモリ構成として、 電源電圧が低下しても高速動作が可能な低電圧メモリの構成法を明らかにしたもので ある。本研究では、BiCMOS技術による低電圧メモリ構成として、メモリの周辺 回路をBiCMOS論理ゲートで構成する手法と、ECL回路で構成する手法を考察 し、その実現手法を明らかにした。前者の手法としては、外部電源電圧が低下しても 高速動作が可能なBiNMOS論理ゲートを提案し、その有用性および構成法を明ら かにした。後者の手法としては、周辺回路をECL回路で構成し、CMOSメモリセ ルの低電位電源を昇圧してCMOS回路の印加電圧を低電圧化するECL-CMOS メモリ構成を提案し、その有用性および構成法を明らかにした。また、低電圧メモリ 構成を用いたメモリLSIを設計・試作し、その評価を通して各メモリ構成の有用性 を実証した。

以下に本研究で得られた主要な結果を要約する。

(1) BiNMOS論理ゲートによるメモリ構成法として、メモリの周辺回路を構成 する従来のBiCMOS論理ゲートの電源電圧を、従来の5Vから3Vに低電圧 化した場合、バイポーラ・トランジスタのビルトイン電圧の影響により、遅延時 間が急激に上昇することを明らかにした。また、ビルトイン電圧の影響を受けな い論理ゲートとして、出力の立下りをMOSFETで駆動するBiNMOS論理 ゲートを提案し、低電源電圧でも高速に動作することを明らかにした(2章)。
(2) BiNMOSインバータを多段接続したBiNMOSドライバ回路の構成法と して、遅延時間を最小にする各段のドライバの種類、およびドライバサイズを求 める設計手法を明らかにした。また、最終段の駆動バイポーラ・トランジスタを 前々段のインバータで制御するフィードフォワード形(FF)BiNMOSドラ イバ回路を提案し、試作および評価を通して、その高速性能を実証した(3章)。
(3) ECL-CMOSメモリ構成として、高速動作に有用な信号伝播方式、および 電源変換方式を比較・考察した。その結果、小振幅の入力信号をECL回路によ りメモリセル直前まで増幅せずに伝播させる方式が高速化に適していること、ま た、CMOS回路の低電源電圧を昇圧させる電源変換方式が、ECLレベルから CMOSレベルへのレベル変換の高速化に適していることを明確化した(4章)。 (4) ECL-CMOSメモリ構成における周辺回路の構成法として、バイポーラ・ 電流切り換え回路による選択回路、および読出し回路の構成法を明らかにした。 また、CMOSメモリセル部の低電位電源Vssを昇圧するVss発生回路の構成法 を明らかにした。特に、選択回路では、選択したトランジスタにしか電流を流さ ないシリーズ・ゲート回路主体の低電力デコーダ回路の構成法を、読出し回路で は、出力バッファ回路にもマルチプレクシング機能を設けた大容量メモリ向きの 多段マルチプレクシング方式の構成法を明確化した。また、Vss発生回路では、 メモリセル電流が変動しても一定のVssレベルが発生できる電流源の構成法を明 確化した。(5章)。

- (5) ECL-CMOSメモリ構成における低電圧バイポーラ周辺回路構成として、 デコーダ回路に縦積みゲート段数の小さいシリーズ・ゲート回路が適用可能なバ イポーラ分割ワード線構成を提案した。デコーダ回路の後段にECL回路を並列 接続し、各ECL回路の電流源を切り換える分割ワード線構成を述べ、低電圧で も大規模デコードが可能となることを明確にした。また、長配線の主ワード線、 およびセクション選択線を小振幅駆動することにより、低電圧でも高速動作が実 現できることを明確にした(6章)。
- (6)両メモリ構成に用いる低電圧CMOSメモリセルの設計法として、電源電圧とともに減少するセルのノイズマージンに着目したメモリセルの設計手法を明らかにした。特に、読出し時、および書込み時のセルのノイズマージンを作図法、および解析式で評価する評価法を示すとともに、ノイズマージン評価手法を用いたメモリセルの設計例を通して、本設計手法の有用性を明確化した(7章)。
- (7)低電圧メモリ構成に基づき設計・試作したBiCMOSメモリの評価を通して 各メモリ構成の有用性を実証した(8章)。
- (8)本研究を通じて明らかとなった低電圧メモリ構成に関する今後の課題について 考察した。まず、ECL回路自体の低電圧回路技術が残されていることを示した。 消費電流を低減できるシリーズ・ゲート形の低電圧ECL回路構成例を示すとと もに、今後のECL-СМОЅメモリ構成では、ECL回路とСМОЅ回路をブ ロック毎に組合せる回路構成が、外部電源電圧の低電圧化に有用となることを示 した。つぎに、高性能メモリの設計に必要な高精度回路シミュレーション技術が

残されていることを示した。デバイス系では、特に、MOSFETのデバイスパ ラメータの評価法の高精度化が、また、配線系では、配線形状を考慮した配線遅 延モデルの高精度化が重要となることを示した(9章)。

本研究により、外部電源電圧が低電圧化しても高速動作可能なBiCMOSメモリ が実現できることを明らかにし、BiCMOSメモリも、CMOSメモリ同様、デバ イスのスケーリングにより、メモリ性能が向上できることを明らかにした。本研究で 提案した2つの低電圧メモリ構成は、現在、両構成ともLSI産業界で広く適用され 始めており、本メモリ構成の応用展開は、ますます広がるものと確信している。今後 のBiCMOS回路全体の技術動向としては、ECL-CMOSメモリ構成に示すよ うに、回路ブロックをECL回路ブロックとCMOS回路ブロックに分離し、各回路 ブロックの特徴を最大限に活かす回路手法が主流になると考える。また、ECL回路 ブロックに限れば、ECL回路の低電圧化をMOSFETが促進する、ECL回路主 体のBiCMOS回路技術が有用になると考える。

謝 辞

本論文をまとめるにあたり、御指導と御助言ならびに御高配を賜った大阪大学工学 部情報システム工学科寺田浩詔教授に深甚なる感謝の意を表します。また、御指導、 御助言を頂いた大阪大学工学部情報システム工学科白川功教授、藤岡弘教授、電子工 学科児玉慎三教授に深く感謝いたします。更には、本論文作成で御指導頂いた大阪大 学工学部情報システム工学科西尾章治郎教授、鷹田憲久教授、鈴木胖教授、ならびに 日頃より御指導頂いている福井大学工学部松本忠教授に深く感謝いたします。

本研究を開始するにあたっては、数多くの御指導、御鞭撻を賜りましたNTT LSI研究所堀口勝治回路技術研究部長、浅岡敬史元集積回路研究部記憶回路研究室 長(現NTTエレクトロニクス株式会社副本部長)に深く感謝いたします。

本研究は1982年から1983年にわたって日本電信電話公社武蔵野電気通信研 究所集積回路研究部記憶回路研究室で、1983年から1985年にわたって厚木電 気通信研究所集積回路研究室で、1985年から1987年にわたっ てNTT厚木電気通信研究所集積回路研究室で、1985年から1987年にわたっ てNTT厚木電気通信研究所集積回路研究部記憶回路研究室で、1987年から19 90年にわたってNTT LSI研究所カスタム化技術研究部メモリ応用研究グルー プで、1990年から1992年にわたってNTT LSI研究所回路技術研究部メ モリ回路研究グループにて行ったものである。本研究について終始御指導と御助言を 賜ったNTT LSI研究所家田信明前回路技術研究部長(現NTTエレクトロニク ス株式会社)、真野恒夫前グループリーダ、設計システム研究部武谷健グループリー ダ、回路技術研究部山田順三グループリーダに厚く御礼申し上げます。

本研究の遂行にあたり、NTT LSI研究所大森康生主幹員(現グループ事業推 進本部)には、入社以来一貫して御指導頂きました。特に、本研究で提案したECL ーCMOSメモリアーキテクチャは、大森主幹員との共同の研究によるものです。深 く感謝いたします。また、種々の討論と協力を頂いたNTT LSI研究所谷本正文 主幹員、沢田博俊主幹員、大友祐輔主任員、武藤伸一郎研究主任、青山一生研究主任、 松谷康之主幹員、東原恒夫主任員、吉野秀男主幹員(現グループ事業推進本部)、 田辺泰之主任員(現グループ事業推進本部)、植木武美研究主任、久慈憲夫主任員、 白川千洋研究主任、田沢聰主幹員の方々に深謝いたします。

最後に、本論文作成を支えてくれた妻君子、子供達佑佳、明奈に感謝します。
参考文献

- H. C. Lin, J. C. Ho, R. R. Iyer, and K. Kwong : "Complementary MOS-Bipolar Transistor Structure", IEEE Trans. on Electron Devices, Vol. ED-16, pp. 945-951, Nov. 1969.
- J. K. Ayling and R. D. Moore : " A High-Performance Monolithic Store", in ISSCC Dig. Tech. Papers, Feb. 1969, pp. 36-37.
- B. Agusta : " A 64-Bit Planar Double-Diffused Monolithic Memory Chip", in ISSCC Dig. Tech. Papers, Feb. 1969, pp. 38-39.
- J. H. Friedrich : " A Coincident-Select MOS Storage Array", in ISSCC Dig. Tech. Papers, Feb. 1968, pp. 104-105.
- (5) 赤羽功司, 坪根衡: "Bi-CMOSデバイス", 電子材料, pp. 44-49, 1979.
- (6) R. N. Noyce and M. E. Hoff, Jr. : " A History of Microprocessor Development at Intel", IEEE MICRO, pp. 8-21, Feb. 1981.
- (7) D. MacGregor, D. Mothersole, and B. Moyer : "The Motorola MC68020", IEEE MICRO, pp. 101–118, Aug. 1984.
- (8) H. Momose, H. Shibata, Y. Mizutani, K. Kanzaki, and S. Kohyama :
 "High Performance 1.0µm N-Well CMOS/Bipolar Technology", in Symp.
 VLSI Technology Dig. Tech. Papers, Sept. 1983, pp. 40-41.
- J. Miyamoto, S. Saitoh, H. Momose, H. Shibata, K. Kanzaki, and
 S. Kohyama : " A 1.0 µm N-Well CMOS/Bipolar Technology for VLSI Circuits", in IEDM Tech. Dig., Dec. 1983, pp. 63-66.
- (10) Y. Nishio, I. Masuda, T. Ikeda, M. Iwamura, K. Ogiue, and Y. Suzuki :
 " A Subnanosecond Low Power Advanced Bipolar-CMOS Gate Array", in Proc. ICCD, Oct. 1984, pp. 428-433.
- (11) Y. Enomoto, T. Sasaki, S. Tsutsumi, and S. Tone : " A 200K Gate
 0.8 µm Mixed CMOS/BiCMOS Sea-of-Gates", in ISSCC Dig. Tech. Papers,
 Feb. 1990, pp. 92-93.
- (12) 增田郁郎, 特願昭57-119815, US Patent No. 4719373.

-175-

- (13) E. L. Hudson and S. L. Smith : " An ECL Compatible 4K CMOS RAM", in ISSCC Dig. Tech. Papers, Feb. 1982, pp. 248-249.
- (14) J. Miyamoto, S. Saitoh, H. Momose, H. Shibata, K. Kanzaki, and
 T. Iizuka : " A 28ns CMOS SRAM with Bipolar Sense Amplifiers",
 in ISSCC Dig. Tech. Papers, Feb. 1984, pp. 224-225.
- (15) K. Ogiue, M. Odaka, S. Miyaoka, I. Masuda, T. Ikeda, K. Tonomura, and T. Ohba : "A 13ns/500mW 64Kb ECL RAM", in ISSCC Dig. Tech. Papers, Feb. 1986, pp. 212–213.
- M. Takada, K. Nakamura, T. Takeshima, K. Furuta, T. Yamazaki, K. Imai,
 S. Ohi, Y. Fukuda, Y. Minato, and H. Kimoto : " A 5ns 1Mb ECL BiCMOS
 SRAM", in ISSCC Dig. Tech. Papers, Feb. 1990, pp. 138-139.
- (17) 道関隆国,大森康生: "BiCMOS技術による大容量・高速SRAMの構成法",
 電子情報通信学会論文誌,C分冊,Vol.J70-C,No. 6, pp. 783-790, 1987.
- (18) T. Douseki and Y. Ohmori : "BiCMOS Circuit Technology for a High Speed SRAM", in 1987 Symp. VLSI Circuits Dig. Tech. Papers, May 1987, pp. 77-78.
- (19) T. S. Young, M. A. Horowitz, and B. A. Wooley : " A 4-ns 4K x 1-bit Two-Port BiCMOS SRAM", IEEE J. of Solid-State Circuits, Vol. 23, No. 5, pp. 1030–1040, Oct. 1988.
- M. Suzuki, S. Tachibana, A. Watanabe, S. Shukuri, H. Higuchi,
 T. Nagano, and K. Shimohigashi : " A 3.5 ns, 500mW 16Kb BiCMOS ECL
 RAM", in ISSCC Dig. Tech. Papers, Feb. 1989, pp. 32-33.
- (21) A. E. Gamal, J. L. Kouloheris, D. How, and M. Morf : "BiNMOS : A Basic Cell for BiCMOS Sea-of-Gates", in Proc. IEEE 1989 CICC, May 1989, pp. 8.3.1-8.3.4.
- H. J. Shin, C. L. Chen, E. D. Johnson, Y. Taur, S. Ramaswamy, and
 G. Boudon : "Full-Swing Complementary BiCMOS Logic Circuits",
 in BCTM Tech. Dig., 1990, pp. 229-232.

- (23) A. Watanabe, T. Nagano, S. Shukuri, and T. Ikeda : "Future BiCMOS Technology for Scaled Supply Voltage", in IEDM Tech. Dig., Dec. 1989, pp. 429-432.
- (24) M. Fujishima, K. Asada, and T. Sugano : "Appraisal of BiCMOS from Circuit Voltage and Delay Time", in 1990 Symp. VLSI Circuits Dig. Tech. Papers, June 1990, pp. 91–92.
- (25) T. Douseki, Y. Ohmori, H. Yoshino, and J. Yamada : "Fast-Access BiCMOS SRAM Architecture with a Vss Generator", in 1987 Symp. VLSI Circuits Dig. Tech. Papers, June 1990, pp. 45-46.
- (26) 武藤伸一郎, 道関隆国: "フィードフォワード型低電圧 BiCMOS ドライバの 提案", 電子情報通信学会技術研究報告, ICD90-96, pp. 81-86, 1990.
- (27) P. Raje, R. Ritts, K. Cham, J. Plummer, K. Saraswat : "MBiCMOS : A Device and Circuit Technique Scalable to the Sub-micron, Sub-2V, Regime", in ISSCC Dig. Tech. Papers, Feb. 1991, pp. 150-151.
- (28) H. Hara, T. Sakurai, M. Noda, T. Nagamatu, S. Kobayashi, K. Seta,
 H. Momose, Y. Niitsu, H. Miyakawa, K. Maeguchi, Y. Watanabe, and
 F. Sano : " 0.5 μm 2M-Transistor BipnMOS Channelless Gate Array",
 in ISSCC Dig. Tech. Papers, Feb. 1991, pp. 148-149.
- K. Yano, M. Hiraki, S. Shukuri, Y. Sawahata, M. Hirano, N. Ohki,
 T. Nishida, K. Seki, and K. Shimohigashi : "Quasi-Complementary
 BiCMOS for Sub-3V Digital Circuits", in 1991 Symp. VLSI Circuits
 Dig. Tech. Papers, May 1991, pp. 123–124.
- (30) K. Yano, M. Hiraki, S. Shukuri, M. Hanawa, M. Suzuki, S. Morita,
 A. Kawamata, N. Ohki, T. Nishida, and K. Seki : " 3.3-V BiCMOS Circuit Techniques for 250-MHz RISC Arithmetic Modules", in Proc. IEEE 1991 CICC, May 1991, pp. 15.8.1-15.8.4.
- (31) T. Nagamatsu, T. Sakurai, H. Hara, S. Kobayashi, K.Seta, M. Noda,
 M. Uchida, Y. Watanabe, and F. Sano : " A 1.9ns BiCMOS CAM Macro with Double Match Line Architecture", in Proc. IEEE 1991 CICC,
 May 1991, pp. 14.3.1-14.3.4.

-177 -

- (32) I. Young, M. Denham, J. Greason, G. Kaveh, J. Kolousek, and
 K. Sarkez : " A High Performance 256K TTL SRAM Using 0.8µm Tripple-Diffused BiCMOS with 3V Circuit Techniques", in 1991 Symp. VLSI Circuits Dig. Tech. Papers, May 1991, pp. 17–18.
- (33) H. Nambu, K. Kanetani, Y. Idei, K. Yamaguchi, N. Homma, T. Hiramoto,
 N. Tamba, M. Odaka, K. Watanabe, T. Ikeda, K. Ohhata, and Y. Sakurai :
 A 1.5ns, 64Kb ECL-CMOS SRAM", in 1991 Symp. VLSI Circuits Dig.
 Tech. Papers, May 1991, pp. 11–12.
- K. Kato, A. Suzuki, T. Hamano, T. Kobayashi, K. Sato, T. Nakayama,
 H. Gojohbori, T. Maeda, and K. Ochii : " A 9ns 4Mb BiCMOS SRAM with
 3.3V Operation", in ISSCC Dig. Tech. Papers, Feb. 1992, pp. 210-211.
- (35) H. Hara, T. Sakurai, T. Nagamatu, S. Kobayashi, K. Seta, H. Momose,
 Y. Niitsu, H. Miyakawa, T. Kuroda, K. Matsuda, Y. Watanabe, F. Sano and A. Chiba : " 0.5μm BiCMOS Standard-Cell Macros Including 0.5W 3ns Register File and 0.6W 5ns 32KB Cache", in ISSCC Dig. Tech.
 Papers, Feb. 1992, pp. 46-47.
- K. Nakamura, T. Oguri, T. Atsumo, M. Takada, A. Ikemoto, H. Suzuki,
 T. Nishigori, and T. Yamazaki : " A 6ns 4Mb ECL I/O BiCMOS SRAM with
 LV-TTL Mask Option", in ISSCC Dig. Tech. Papers, Feb. 1992, pp. 62-63.
- (37) Y. Yokoyama, K. Nakagawa, N. Akiyama, T. Ohta, T. Someya, A. Tamba,
 H. Miyazawa, K. Miyazawa, J. Murata, and Y. Kobayashi : "Circuit
 Technologies for a 12ns 4Mb TTL BiCMOS DRAM at 3.3V Operation",
 in 1992 Symp. VLSI Circuits Dig. Tech. Papers, June 1992, pp. 62-63.
- (38) T. Douseki, T. Nagayama, and Y. Ohmori : " A Bipolar Divided Word-Line Scheme for a High-speed and Large-capacity BiCMOS SRAM", Trans. IEICE, Vol. E75-C, No. 11, pp. 1364–1368, Nov. 1992.
- (39) R. H. Dennard, F. H. Gaensslen, H. W. Yu, V. L. Rideout, E. Bassous, and A. R. Lebanc : "Design of Ion-Implanted MOSFET's with Very Small Physical Dimensions", IEEE J. of Solid-State Circuits, Vol. SC-9, No. 9, pp. 256-268, Oct. 1974.

-178 -

- (40) 電子情報通信学会編: "BiCMOS 技術", pp. 30-32, コロナ社, 1990.
- (41) T. Sakurai and A. R. Newton : " Alpha-Power Low MOSFET Model and its Applications to CMOS Inverter Delay and Other Formulas", IEEE J. of Solid-State Circuits, Vol. 25, No. 2, pp. 584-594, Apr. 1990.
- (42) T. Sakurai : " A Unified Theory for Mixed CMOS/BiCMOS Buffer
 Optimization", IEEE J. of Solid-State Circuits, Vol. 27, No. 7,
 pp. 1014–1019, July 1992.
- (43) T. Douseki and S. Mutoh : " A High-Speed Feeed-Forward BiNMOS Driver for Low-Voltage LSIs", Trans. IEICE, Vol. E76-C, No. 5, pp. 687-694, May 1993.
- (44) L. Wissel and E. L. Gould : "Optimal Usage of CMOS within a BiCMOS Technology", IEEE J. of Solid-State Circuits, Vol. 27, No. 3, pp. 300-306, Mar. 1992.
- (45) T. Douseki, Y. Ohmori, H. Yoshino, and J. Yamada : "Fast-Access BiCMOS SRAM Architecture with a Vss Generator", IEEE J. of Solid-State Circuits, Vol. 26, No. 4, pp. 513-517, Apr. 1991.
- (46) P. K. Tien : "Propagation Delay in High Speed Silicon Bipolar and GaAs HBT Digital Circuits", Int. J. of High Speed Electronics, Vol. 1, No. 1, pp. 101–124, 1990.
- (47) H. Fukuda, S. Horiguchi, M. Urano, K. Fukami, K. Matsuda, N. Ohwada, and H. Akiya : " A BiCMOS Chanelless Masterslice with On-Chip Voltage Converter", in ISSCC Dig. Tech. Papers, Feb. 1989, pp. 176–177.
- (48) T. Ikeda, A. Watanabe, Y. Nishio, I. Masuda, N. Tamba, M. Odaka, and K. Ogiue : "High-Speed BiCMOS Technology with a Buried Twin Well Structure", IEEE Trans. on Electron Devices, Vol. 34, No. 6, pp. 1304-1310, June 1989.
- (49) S. Konaka, T. Kobayashi, T. Matsuda, M. Ugajin, K. Imai, and T. Sakai
 " HSST/BiCMOS Technology with 26ps ECL and 45ps 2V CMOS Inverter", in IEDM Tech. Dig., Dec. 1990, pp. 493-496.

<u>-179</u> ---

- (50) M. Minami, Y. Wakui, H. Matsuki, and T. Nagano : " A New Soft-Error-Immune Static Memory Cell Having a Vertical Driver MOSFET with a Buried Source for the Ground Potential", IEEE Trans. on Electron Devices, Vol. 36, No. 9, pp. 1657–1662, Sept. 1989.
- (51) 道関隆国, 植木武美: "埋込み層分離ウェル構造を用いたBiCMOS SRAM の ソフトエラー耐性", 1990 年電子情報通信学会秋季全国大会, C-468.
- (52) 植木武美,塩野登,坂川義満: "パルスレーザによるシングルイベント耐量
 評価",日本学術振興会荷電粒子ビームの工業への応用,第132 委員会,
 第113 回研究会資料,pp. 1-6, 1990.
- N. Shiono, Y. Sakagawa, and M. Sekiguchi : "Single Event Effects in High Density CMOS SRAMs", IEEE Trans. on Nuclear Science, Vol. 33, No. 6, pp. 1632–1636, Dec. 1986.
- (54) 永田穣: "超高速バイポーラ・デバイス", 培風館, 1985.
- (55) T. Douseki and Y. Ohmori : "BiCMOS Circuit Technology for a High-Speed SRAM", IEEE J. of Solid-State Circuits, Vol. 23, No. 1, pp. 68-73, Jan. 1988.
- (56) 道関隆国,大森康生: "バイポーラ論理回路を用いた高速・大容量BiCMOS SRAMの構成法", 電子情報通信学会論文誌, C-II分冊, Vol. J74-C-II, No. 9, pp. 690-699, 1991.
- (57) P. R. Gray and R. G. Meyer : "Analysis and Design of Analog Integrated Circuits, Second Edition", John Wiley and Sons, 1984.
- N. Homma, K. Yamaguchi, H. Nanbu, K. Kanetani, Y. Nishioka, A. Uchida, and K. Ogiue : " A 3.5-ns, 2-W, 20-mm², 16-kbit ECL Bipolar RAM", IEEE J. of Solid-State Circuits, Vol. 21, No. 5, pp. 675-680, Oct. 1986.
- M. Matsui, H. Momose, Y. Urakawa, T. Maeda, A. Suzuki, N. Urakawa,
 K. Sato, J. Matsunaga, and K. Ochii : " An 8-ns 1-Mbit ECL BiCMOS SRAM with Double-Latch ECL-to-CMOS-Level Converters", IEEE J. of Solid-State Circuits, Vol. 24, No. 5, pp. 1226-1232, Oct. 1989.

- (60) E. Seevinck, F. List, and J. Lohstroh : "Static-Noise Margin Analysis of MOS SRAM Cells", IEEE J. of Solid-State Circuits, Vol. 22, No. 5, pp. 748-754, Oct. 1987.
- (61) 道関隆国,武藤伸一郎"微細CMOSメモリセルのスタティックノイズマージン 解析", 電子情報通信学会論文誌, C-II分冊, Vol. J75-C-II, No. 7,
 pp. 350-361, 1992.
- (62) H. H. Berger : " Models for Contacts to Planar Devices", Solid-State Electronics, Vol. 15, No. 2, pp. 145–158, 1972.
- (63) T. Sakurai, and A. R. Newton : "Delay Analysis of Series-Connected MOSFET Circuits", IEEE J. of Solid-State Circuits, Vol. 26, No. 2, pp. 122–131, Feb. 1991.
- (64) Y. Okazaki, T. Kobayashi, S. Konaka, T. Morimoto, M. Takahashi, K. Imai, and Y. Kado : "New Well Structure for Deep sub-μm CMOS/BiCMOS Using Thin Epitaxy over Buried Layer and Trench Isolation", in Symp. VLSI Technology Dig. Tech. Papers, June 1990, pp. 83-84.
- (65) K. Anami, M. Yoshimoto, H. Shinohara, Y. Hirata, and T. Nakano:
 "Design Consideration of a Static Memory Cell", IEEE J. of Solid-State Circuits, Vol. 18, No. 4, pp. 414-418, Aug. 1983.
- (66) 武藤伸一郎, 道関隆国: "高速SRAMにおける最小ライトパルス幅の解析", 1990年電子情報通信学会春季全国大会, C-694.
- (67) 武藤伸一郎, 道関隆国: "高速SRAMにおけるライトリカバリ時間の解析", 1991年電子情報通信学会秋季全国大会, C-428.
- (68) T. Minami, R. Kasai, H. Yamauchi, Y. Tashiro, J. Takahashi, and S. Date : " A 300-MOPS Video Signal Processor with a Parallel Architecture", IEEE J. of Solid-State Circuits, Vol. 26, No. 12, pp. 1868-1875, Dec. 1991.
- (69) 古川康男,後藤善郎、稲垣雄史:"LSI の診断に威力を発揮する電子ビーム・ プロービング", 日経エレクトロニクス, No. 3, pp. 172-201, 1982.

- (70) N. Kuji, T. Tamama, and T. Yano : " A Fully-Automated Electron Beam Test System for ULSI Circuits", IEEE Design & Test of Computers, pp. 74-82, Oct. 1985.
- (71) L. W. Nagel : "SPICE2 : A Computer Program to Simulate Semiconductor Circuits", Ph. D. dissertation, College of Eng., University of California, Berkeley, May 1975.
- (72) HSPICE User's Manual H9007, Meta-Software, Inc., Campbell, CA, 1990.
- B. J. Sheu, D. L. Scharfetter, P. K. Ko, and M. C. Jeng : "BSIM : Berkeley Short-Channel IGFET Model for MOS Transistors", IEEE J. of Solid-State Circuits, Vol. 22, No. 4, pp. 558-566, Aug. 1987.
- H. K. Gummel and H. C. Poon : "An Integral Charge Control Model of Bipolar Transistors", The Bell System Technical Journal, Vol. 49, pp. 827-851, 1970.
- (75) 青山一生,道関隆国: "閾値電圧値導出のための一手法",1993年電子情報通信学会春季全国大会, C-544, 1993.
- (76) M. Tanimoto, T. Douseki, and T. Takigami : "Analysis of p⁺ -n Junction Capacitance with Three-Dimentional Impurity Profiling Method Using Scanning Tunneling Microscopy", Japanese Journal of Applied Physics, Vol. 30, No. 12B, pp. 3638-3641, Dec. 1991.
- (77) T. Douseki, K. Aoyama, and Y. Omura : "Dependence of CMOS/SIMOX Inverter Delay Time on Gate Overlap Capacitance", Trans. IEICE, Vol. E76-C, No. 8, pp. 1325–1332, Aug. 1993.
- (78) 田沢聰, 落合克幸, 中島蕃: "LSI 断面構造高速表示プログラム", 1993 年 春季応用物理学会予稿集, p1316, 29a-E-5, 1993.

本研究に関する発表文献

(*印:関連研究)

- I. 論文(学会論文誌)
- (1) 道関隆国、大森康生: "BiCMOS技術による大容量・高速SRAMの構成法",
 電子情報通信学会論文誌、C, Vol.J70-C, No.6, pp. 783-790, June 1987.
- (2) T. Douseki and Y. Ohmori : "BiCMOS Circuit Technology for a High-Speed SRAM", IEEE J. Solid-State Circuits, Vol.23, No.1, pp. 68-73, Feb. 1988.
- (3) T. Douseki, Y. Ohmori, H. Yoshino, and J. Yamada : "Fast-Access BiCMOS SRAM with a Vss Generator", IEEE J. Solid-State Circuits, Vol.24, No.4, pp. 513-517, Apr. 1991.
- (4) 道関隆国、大森康生: "バイポーラ論理回路を用いた高速・大容量BiCMOS SRAM
 の構成法", 電子情報通信学会論文誌、C-II, Vol.J74-C-II, No.9,
 pp. 690-699, Sep. 1991.
- * (5) M. Tanimoto, T. Douseki, and T. Takigami : "An Analysis of p⁺ -n Junction Capacitance with Three-Dimentional Impurity Profiling Method Using Scanning Tunneling Microscopy", Japanese Journal of Applied Physics, Vol.30, No.12B, pp.3638-3641, Dec. 1991.
 - (6) 道関隆国、武藤伸一郎: "微細CMOSメモリセルのスタティックノイズマージン 解析", 電子情報通信学会論文誌、C-II, Vol.J75-C-II, No.7, pp. 350-361, July 1992.
 - (7) T. Douseki, T. Nagayama, and Y. Ohmori : "A Bipolar Divided Word-line Scheme for a High-speed and Large-capacity BiCMOS SRAM", Trans. IEICE, Vol.E75-C, No.11, pp. 1364-1368, Nov. 1992.
 - (8) T. Douseki, and S. Mutoh : "A High-Speed Feed-Forward BiNMOS Driver for Low Voltage LSIs", Trans. IEICE, Vol.E76-C, No. 5, pp. 687-694, May 1993.
 - (9) T. Douseki, K. Aoyama, and Y. Omura : "Dependence of CMOS/SIMOX Inverter Delay Time on Gate Overlap Capacitance", Trans. IEICE, Vol.E76-C, No. 8, pp. 1325–1332, Aug. 1993.

-183 -

論文(査読付国際会議)

- T. Douseki and Y. Ohmori : "BiCMOS Circuit Technology for a High-Speed SRAM", in Dig. Tech. Papers, 1987 Symp. VLSI Circuits, May 1987, pp. 77-78.
- T. Douseki, Y. Ohmori, H. Yoshino, and J. Yamada : "Fast-Access BiCMOS SRAM with a Vss Generator", in Dig. Tech. Papers, 1990 Symp. VLSI Circuits, June 1990, pp. 45-46.
- * (3) M. Tanimoto, T. Douseki, and T. Takigami : "An Analysis of p⁺ -n Junction Capacitance with Three-Dimentional Impurity Profiling Method Using Scanning Tunneling Microscopy", in Extended Abstracts of Solid State Device and Materials, Aug. 1991, pp. 50-52.

III. 論文(研究会)

- (1) 沢田博俊、道関隆国、大森康生: "ECL コンパチブルCMOSスタティックメモリ における入出力インタフェイス回路の構成法",電子通信学会技術研究報告, SSD84-94, pp. 91-98, 1984.
- (2) 道関隆国、大森康生: "BiCMOS技術によるSRAMの高速化",
 電子通信学会技術研究報告, SSD86-5, pp. 31-38, 1986.
- (3) 道関隆国、大森康生、吉野秀男、山田順三: Vss電源変換回路を用いた高速
 SRAM回路技術",電子情報通信学会技術研究報告,ICD90-75, pp. 15-22, 1990.
- (4) 武藤伸一郎、道関隆国: "フィードフォワード型低電圧BiCMOSドライバの提案",
 電子情報通信学会技術研究報告, ICD90-96, pp. 81-86, 1990.
- (5) 道関隆国、永山正、大森康生: "バイポーラ分割ワード線を用いた高速BiCMOS
 SRAM構成",電子情報通信学会技術研究報告, ICD91-50, pp. 91-96, 1991.
- (6) 道関隆国、青山一生、大村泰久: "CMOS/SIMOXインバータ遅延のゲート・オーバ ラップ容量依存性", 電子情報通信学会技術研究報告, ICD92-47, pp. 39-44, 1992.

VI. 論文(講演会)

- (1) 道関隆国、沢田博俊: "差動増幅器を用いた ECL入力インタフェイス回路", 昭和59年度電子通信学会総合全国大会, 512, 1984.
- (2) 道関隆国、沢田博俊: "ECL コンパチブルCMOS SRAM における出力インタ
 フェイス回路",昭和60年度電子通信学会総合全国大会,543,1985.
- (3) 道関隆国、大森康生: "BiCMOS SRAM におけるマルチプレクサ回路の高速化",
 昭和60年度電子通信学会半導体・材料部門全国大会, 212, 1985.
- (4) 道関隆国、大森康生: "BiCMOS SRAM におけるデコーダ回路の高速化",昭和61年度電子通信学会総合全国大会,466,1986.
- (5) 道関隆国、大森康生: "BiCMOS SRAM におけるメモリセルアレイ最適構成法", 昭和62年度電子情報通信学会総合全国大会, 415, 1987.
- (6) 大友祐輔、道関隆国、大森康生: "SRAM高速デコーダ回路",1989年電子情報通信学会春季全国大会, C-344, 1989.
- (7) 道関隆国、武藤伸一郎、大森康生: "CMOSメモリセルの書込みマージン評価法",1989年電子情報通信学会秋季全国大会, C-141, 1989.
- (8) 道関隆国、後藤義徳: "BiCMOSインバータ遅延の配線抵抗依存性",
 1990年電子情報通信学会春季全国大会, C-623, 1990.
- (9) 武藤伸一郎、道関隆国: "高速SRAMにおける最小ライトパルス幅の解析",1990年電子情報通信学会春季全国大会, C-694, 1990.
- (10) 道関隆国、植木武美: "埋込み層分離ウェル構造を用いたBiCMOS SRAM の
 ソフトエラー耐性", 1990 年電子情報通信学会秋季全国大会, C-468, 1990.
- (11) 武藤伸一郎、道関隆国、井上順一: "寄生抵抗を考慮したSRAMのスタティック・ ノイズマージン", 1990 年電子情報通信学会秋季全国大会、C-566, 1990.
- (12) 道関隆国、大森康生: "BiCMOS SRAM における高速バイポーラ・デコード法",
 1991年電子情報通信学会春季全国大会, C-642, 1991.
- (13) 武藤伸一郎、道関隆国: "フィード・フォワード型BiCMOSインバータを用いた レベル変換回路", 1991 年電子情報通信学会春季全国大会, C-578, 1991.
- (14) 道関隆国、武藤伸一郎: "微細CMOSセルのスタティック・ノイズマージン",
 1991年電子情報通信学会秋季全国大会, C-426, 1991.

- (15) 武藤伸一郎、道関隆国: "高速SRAMにおけるライトリカバリ時間の解析",
 1991年電子情報通信学会秋季全国大会, C-428, 1991.
- *(16) 青山一生、道関隆国: "サブスレッシュルドスイング評価", 1991年電子情報通信学会秋季全国大会, C-379, 1991.
 - (17) 道関隆国、青山一生、大村泰久: "薄膜SOI/CMOSインバータ遅延の容量依存性",
 1992年電子情報通信学会春季全国大会, C-517, 1992.
 - (18) 道関隆国、武藤伸一郎: "フィードフォワード形BiNMOSインバータ遅延の配線
 抵抗依存性", 1992 年電子情報通信学会秋季全国大会, C-433, 1992.
- *(19) 青山一生、道関隆国: " 閾値電圧値導出のための一手法",
 1993年電子情報通信学会春季全国大会, C-554, 1993.
 - (20) 道関隆国、青山一生、大村泰久: "CMOS/SIMOXインバータ遅延におけるフィード フォワード効果", 1993 年電子情報通信学会春季全国大会, C-574, 1993.