

Title	集積回路製造プロセスシミュレーション技術に関する研究
Author(s)	谷口, 研二
Citation	大阪大学, 1986, 博士論文
Version Type	VoR
URL	https://hdl.handle.net/11094/119
rights	
Note	

Osaka University Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

Osaka University

集積回路製造プロセスシミュレーション
技術に関する研究

昭和61年

谷口研二

目 次

1. 序論	-----	1
2. プロセスシミュレーションの概要	-----	4
2. 1. プロセスシミュレーション技術		4
2. 2. プロセスシミュレーションの役割		7
2. 3. プロセスシミュレータの構成		9
2. 4. 集積回路製造プロセスのフローチャート		14
2. 5. 結言		16
3. プロセスモデル	-----	19
3. 1. 酸化モデル		19
3. 2. イオン注入モデル		32
3. 3. 不純物拡散モデル		43
3. 4. 結言		57
4. プロセスシミュレータ (TOPICS)	-----	61
4. 1. TOPICSの構成		61
4. 2. プロセスモデル		62
4. 3. 数値計算法		66
4. 4. 実験との比較		69
4. 5. 結言		72
5. 酸化による増速不純物拡散 (OED)	-----	74
5. 1. 深さ方向OED効果の実験		74
5. 2. 横方向OED効果の実験		81
5. 3. 結言		85
6. 格子間シリコン原子の拡散	-----	87
6. 1. OSF成長実験		87
6. 2. 実験結果の解析		90
6. 3. シリコン原子の自己拡散のメカニズム		92
6. 4. 結言		93

7. 高精度OEDモデル	-----	95
7. 1. シリコン中の点欠陥の挙動		95
7. 2. 点欠陥と不純物の相互作用		101
7. 3. 2次元のOEDモデルパラメータ		103
7. 4. 裏面酸化OEDとの比較によるモデルの検証		112
7. 5. 結言		113
8. プロセスシミュレータの応用	-----	115
8. 1. プロセス敏感性評価		115
8. 2. 製造プロセスの最適化		118
8. 3. デバイス特性の解析		119
8. 4. 結言		122
9. 総括	-----	123
9. 1. 研究の成果		123
9. 2. プロセスシミュレータの今後の展開		124
謝辞		128
発表論文		129

1. 序論

この章では、本論文の主テーマである「集積回路製造プロセスシミュレーション技術」のLSI開発における位置付けとその背景に就いて簡単に述べた後、各章の内容に就いて概要を紹介する。

LSIは超大型計算機をはじめ、ロボットに代表される各種自動制御装置から、日常生活に入り込んでいる卓上計算機や時計に至るまで幅広く利用されている。更に、電子機器に与えた大きなインパクトはオフィスオートメーションや広くシステムとしての通信にも及び、LSIはシステム改革の中心的役割を演じている。このような高い機能と複雑なシステムを最小の部品で構成し、コストパフォーマンスを高めるため、集積回路は常に高密度を目指した開発が行われてきた。現在ではチップ上に百万ビットの記憶回路や数十万ゲートの論理回路も実現されるにいたっている。しかし、このような論理LSIやメモリの開発にも大きな障害が待ち受けている。それは、設計に必要な時間とリソース（人、費用）の問題であり、これは回路規模の増大と共に急増している。

例えば、インテル社の16ビットのCPUではレイアウト設計だけで13年人を要し、モトローラ社の68000マイクロコンピュータチップでは52年人もの開発時間を要したといわれている[1]。特に、競争の厳しい集積回路開発の分野では、開発期間の遅延は企業存続にとって致命的になりかねないので、各メーカーは設計時間短縮を最重点課題として取り組んでいる。したがって、最近ではこのような時間的なロスを避けるため、プロセスを始めデバイス、回路、レイアウトの各設計分野で大型計算機を用いたシミュレーションが活発に行なわれるようになってきた。なかでも本論文でとりあげるプロセスシミュレーションは、LSIの製造プロセス条件が半導体中の不純物分布や酸化膜厚等のデバイス構造パラメータに与える影響を、計算機を使つて見積るものである。また、このプロセスシミュレーションは単に独立して使用されるばかりでなく、デバイスシミュレーションと結合して、デバイスの電気的特性を計算するために利用されることが多い。

図1-1はLSIの開発の手順を示したものである。デバイス、論理、回路、レイアウト等で代表される各種のCAD設計に基づきマスクを作成してから、適当なプロセス条件の下でテスト試作サンプルができるまで通常2カ月程度要する。更に、このサンプル

の電気的特性を測定し、ロジック回路が適切に動作するかをテストによって評価し、もし回路特性が所望したものと大幅に異なったものとなっていれば点線で示すフィードバックをかけ、再度、別なプロセスやデバイス構造の下でテスト試作を繰り返す方法が従来とられていたLSI開発の手順である。なかでも、このフィードバックの過程でとられる製造プロセスの最適化への方向づけはこれまでプロセスエンジニアの豊富な経験と勘に頼っていたことは否めない。




図1-1. 集積回路開発の手順

このような経験と勘はプロセスエンジニア1個人の財産にすぎず、広く後進の技術者に正確に伝えられることはあまり期待できないのが現実である。そこで、このような個人レベルで保有している莫大な量のプロセスデータを共通化し、デバイス試作に先だって必要なプロセス実験の量を大幅に削減しようとする試みが1973年頃から米国でみられるようになってきた。特に最近になって、プロセスの精密な制御が可能になってきたことと、測定評価技術の向上によりプロセスのモデリングが正確に行なわれるようになってきたことが相まってプロセスデータの共有化（プロセスシミュレーション技術）は急速に進展している。

本論文は、このように最近急速に発展してきたLSI製造プロセスのシミュレータの開発とその基本構成要素の一つである酸化による不純物拡散現象のモデル化に就いての研究をまとめたものである。


まず、第2章において、プロセスシミュレーション技術の概要を説明する。最初に、その分類と歴史に就いて述べた後、プロセス・シミュレーションの役割およびそれを構成する要素技術に言及する。

第3章ではプロセスシミュレーションの基本構成要素の一つであるプロセスモデルについて簡単な説明を行う。なお、ここではプロセス工程として、酸化、イオン注入、不純物拡散など、既にプロセスモデルとして確立している工程だけを取り上げている。

第4章は前章で述べたプロセスモデルを用いて作成した2次元のプロセスシミュレータ (TOPICS) の紹介を行う。

第5章では、プロセスシミュレーションの精度向上にとって不可欠な酸化雰囲気中の不純物の増速拡散現象の詳細な実験データとそのモデル化に就いて説明する。

第6章は酸化雰囲気中の不純物の増速拡散現象に大きな影響を与えている格子間シリコン原子の挙動をOSF (酸化誘起積層欠陥) 成長の裏面酸化依存性の実験から明らかにしている。



第7章では、シリコン中の格子間シリコン原子と酸化による不純物の増速拡散の関係を、より具体的なモデルを使って解析する。さらに、このモデルを有限要素法プロセスシミュレータに組込んで計算した結果についても述べる。

第8章では、シミュレーション技術の工学的応用例の一つとして、プロセスシミュレータを使ったデバイスの電気的な特性の最適化手法の例とその応用例を示す。

第9章では、今後のプロセスシミュレーション技術のあるべき姿を明らかにし、その方向づけを行い、最後に本研究の成果を纏める。

参考文献

[1] D. F. Barbe, IEDM Tech. Digest., pp20 (1980)

2. プロセスシミュレーションの概要

2.1 プロセスシミュレーション技術

プロセスシミュレーションはLSIの製造を計算機上で模擬的に行なうものである。したがって、試作に必要な全プロセス、例えば、シリコンの酸化工程、不純物の拡散工程、微細な形状を形成するパターン転写技術やエッチング技術などがこのシミュレーションの対象となる。しかし、このようなプロセス工程は非常に多岐にわたっており、しかも、これらのシミュレーションには多くのプロセスモデルと複雑な計算アルゴリズムが必要な場合が多いので、すべてのプロセス工程を十分カバーするシミュレータはまだ開発されていない。

プロセスシミュレーションは大きく二つのカテゴリーに分類される。


表2-1に示すように、一つはシリコン基板表面上の形状の変化をシミュレーションするもので、形状もしくはトポグラフィシミュレータと呼ば

形状 (トポグラフィ) シミュレータ	高温プロセスシミュレータ
<ul style="list-style-type: none"> ・パターン転写 ・エッチング ・堆積膜形成 	<ul style="list-style-type: none"> ・酸化 ・不純物拡散 ・イオン注入 ・エピタキシャル成長

表2-1. プロセスシミュレーションの分類

れている。これは、主にパターン転写、エッチング、堆積膜形成工程を対象としたシミュレータである(図2-1参照)。カリフォルニア大学で開発されたトポグラフィシミュレータSAMPLE [1][2]はその代表例である。このようなトポグラフィシミュレータ

の問題点は、エッチングや気相成長後の形状が、用いる装置に強く依存することである。特に、反応室内での気体運動論や化学反応の詳細なメカニズムは十分には理解されていないので未だ汎用的なモデルはない。このため、



SAMPLEは高レベルのプロセスモデルを取り入れたリソグラフィ工程を除いて、シリコン表面上の形状変化を、極めて単純なプロセスモデルを用いてシミュレーションしているにすぎない。

他方のカテゴリーに属するものとしては、シリコン基板内もしくは表面で生じる各種物理現象、例えば酸化、エピタキシャル成長、イオン注入、不純物の拡散工程等をシミュレ

ーションするもので一般に高温プロセスシミュレータと呼ばれている（図2-2参照）。以後、本論文で取り扱うプロセスシミュレーション技術はこの後者のものを指す。

プロセスシミュレーションの歴史

プロセスシミュレーション技術はLSI設計の効率化を痛感し始めた米国において急速に発展してきた。特に、技術者の移動が盛んな米国においては企業内で蓄積したプロセスのノウハウは他社にも容易に漏れてゆく。このことがプロセスデータの共有化推進に大いに役立っている。さらに、米国でのプロセスシミュレーション技術発展の裏には国防省から多額の研究補助金が各大学に流れていたことも見逃せない事実である。

表2-2に、代表的なプロセスシミュレータ開発の歴史を示す。1977年にはスタンフォード大学のDutton教授とAntoniadisを中心にLSIの全プロセス工程を通してシミュレーション出来るプログラムSUPREM (Stanford University Process Engineering Model) [3] が完成した。なお、このプログラムの発表に先立ち、米国内では、有力半導体企業、陸軍研究所とスタンフォード大学関係者の間で、数回の会議がもたれプロセスシミュレーションを実現する上で、当時問題のあったプロセス工程が明確にされた。スタンフォード大学では、これらの問題プロセス工程に対して新たな実験を行ないプロセスのモデル化を行っている。このような意味




図2-2. 高温プロセスシミュレータ SUPREMの計算例

表2-2に、代表的なプロセスシミュレータ開発の歴史を示す。1977年にはスタンフォード大学のDutton教授とAntoniadisを中心にLSIの全プロセス工程を通してシミュレーション出来るプログラムSUPREM (Stanford University Process Engineering Model) [3] が完成した。なお、このプログラムの発表に先立ち、米国内では、有力半導体企業、陸軍研究所とスタンフォード大学関係者の間で、数回の会議がもたれプロセスシミュレーションを実現する上で、当時問題のあったプロセス工程が明確にされた。スタンフォード大学では、これらの問題プロセス工程に対して新たな実験を行ないプロセスのモデル化を行っている。このような意味

	形状シミュレータ	高温プロセスシミュレータ		
1977	SAMPLE	SUPREM I (1次元)		
1978		SUPREM II		
1979		SUPREM III	TOPICS (2次元)	
1980				SUPRA (2次元)
1981				
1982		SIMPLE (統合シミュレータ)	TRIP (3次元)	
1983				
1984				
1985				

表2-2. プロセスシミュレータ発展の歴史

で、SUPREMの完成は米国における国家的プロジェクトの成果と考えられる。

このSUPREMは、プログラムの構成、入出力の方法等に優れた面を数多く有しており、このプログラムの発表によってプロセスシミュレータ時代の幕が上がったと言っても過言ではない。翌、1978年には計算手法の不備な点に手を加え、SUPREM-II [4] として生れ代った。現在このプログラムは更にプロセスモデルの改良が加えられ、SUPREM-III (1983年発表) [5] となって広く世界中で利用されており、1次元のプロセスシミュレータと言えばこのプログラムを指す程有名になっている。

なお、上で述べた1次元のプロセスシミュレータは単に深さ方向の不純物分布、酸化膜厚等の情報のみを取り扱っているにすぎない、したがって微細素子のように、ソース、ドレイン不純物の横方向拡散やチャンネルストッパーの横方向への拡がりデバイスの電気的な特性に大きな影響を与える場合には、最早一次的な取り扱いだけでは素子特性を予測することは出来なくなっている。

このため、1980年以降は素子の微細化に対応すべく2次元のプロセスシミュレータが相次いで発表されるようになってきた。最初の2次元のプロセスシミュレータはSiemensから発表されたが[6]、これには酸化工程のモデルが含まれておらず全プロセス工程を通したシミュレーションが出来ない不完全な2次元プロセスシミュレータであった。翌年、東芝より酸化工程のモデルを含む最初の完全な形での2次元シミュレータが発表された[7]。同年、フランスのCNETから任意形状への対応を意図した有限要素法によるプロセスシミュレータが発表された[8]。このプログラムは三角メッシュを用いており、複雑な構造のデバイスにも適用できる点で評価される。特に、1983年以降IBMより発表された3つのプロセスシミュレータが全て有限要素法でプログラミングされている[9]-[12]ことからその重要性が判る。一つの例として図2-3に有限要素法によるメッシュの発生状況と不純物分布の図を示す。このように、19




図2-3. 有限要素法によるプロセスシミュレーションのメッシュ発生例

80年以降、発表された2次元のプロセスシミュレータはヨーロッパと米国を中心に2つの大学と8つの企業に及んでいる[12]-[17]。初期の頃発表されたシミュレータは、それぞれの目的とする特殊用途プロセスシミュレータであったが、1983年頃からは汎用性のあるプロセスシミュレータの開発に重点が移ってきている。なお、3次元のプロセスシミュレータに関しては、まだ東芝からの発表（1985年）だけである[18]。この原因は、3次元のプロセスのモデリング自体まだ十分には確立されていないことと、シミュレーション領域の3次元化によって必然的に増える計算時間とメモリ量が実用レベルに達していないとの判断により、開発を手控えているためであろう。

しかし、今後はスーパーコンピュータ等のハードウェアの進歩によって、このような複雑な計算も可能になると考えられる。

2.2 プロセスシミュレーションの役割

図2-4にLSIのCAD技術のなかでのプロセスシミュレーションの位置づけを示す[19]。LSIの設計は、システム設計に始まる。まず、LSIチップとして適当な規模への機能分割した後、機能シミュレーションや論理シミュレーションを用いて論理の流れを正確に計算機上で再現することからスタートする。SSIレベルの小規模集積回路では人間の頭のなかでIC内部の論理の流れを考えて行くこ





図2-4. プロセスシミュレーション技術の集積回路開発における位置付け

とも可能であったが、数Kゲート以上のLSI論理回路ではこの作業は最早不可能である。

このため、複雑な回路設計においては、設計者が、論理シミュレータを用いて試行錯誤的な方法で所望の論理回路を求めることが行なわれている。こうして正しく機能する論理回路が設計できると、それに基づいた回路設計が始まる。回路シミュレーションでは、論理シミュレーションの中で用いたような(1, 0)の情報を取り扱うのとは異なり、電気的な物理量(電流, 電圧, 容量, 抵抗)を取り扱う。この回路シミュレーションを行うためには、回路シミュレータの中で用いられる素子の特性データが正確でなければならない。

従来のように素子の電気的な特性が簡単な解析式で表わせる場合には回路シミュレータ内に用意された解析モデルでシミュレーションを行うことが出来る。しかし、最先端LSI中の微細素子のようにその特性が簡単なモデルでは表わせないような場合には、通常、回路の設計に先立ち、素子特性評価用の素子を色々なプロセス条件で試作し、電気的な測定をして、回路シミュレータ内の素子特性データベースを完備してから回路シミュレーションを開始する。しかし、数カ月の期間を要するこのような素子の試作は、最先端のLSIの開発競争にとって大きな障害となり始めている。この問題を解決するために開発された技術がデバイス/プロセスシミュレーションである。まず、与えられた各工程毎のプロセス条件からデバイス中の不純物分布や構造をプロセスシミュレーションを用いて予測し、それに基づいて素子の電気的な特性をデバイスシミュレータで計算する。そして、この計算結果を回路シミュレータのデータベースに送り込む。このように、CAD技術の進歩により、現実の最先端LSIの設計においては、回路設計に先立って、機能/論理シミュレーションとプロセス/デバイスシミュレーションとが行われているのが通例である。

この他のLSIのCADとしては、マスクパターンのレイアウト用CADや試作し終えたデバイスの機能を確認するためのテストCADなどがある。



と結合することにより、その機能は大幅に向上する”点にある[20]。このことを効果的に利用すると、以下に示す2つの役割がクローズアップされてくる。

(1) デバイスのプロセス敏感性評価

集積回路の設計者は、LSI製造装置に起因するプロセスの変動によるデバイス特性の変化を最小限におさえるため、最悪のプロセス条件でも所望のデバイス特性が得られるように、余裕を持って製造プロセスの設計を行うのが常である。しかし、最近のように

製造装置の限界能力を用いて試作する高密度のLSIでは、プロセスに余り余裕をもたせられないことが多い。このため、小さなプロセス変動によっても製品の歩留が大きく左右されることが多くなっている。

一方では、当然のことながらプロセス装置の制御性を高めて、プロセス変動を小さくする努力がなされているものの、この変動量を完全に零にすることは出来ない。したがって、LSIの設計者は製造ラインの管理基準や技術レベルを考慮して出来るだけプロセス変動による影響の小さなプロセス設計を行なう必要がある。このようなときプロセスシミュレータを用いると短時間にプロセスの余裕（マージン）の計算ができる。即ち、製造ラインで予測される各プロセス工程でのプロセスのバラつきをプロセスシミュレータに入力することによって素子の電気的特性のバラつきを求めることができる。もし、このバラつきが許容範囲外であれば、より安定な歩留が得られるように、もう一度プロセスの設計をやり直さなければならない。このように、プロセスシミュレータは素子のプロセス感性を調べるために使われている。またこの効果を逆に利用すれば、デバイスの歩留にとって最も厳しいプロセス工程を見出し、その工程の管理基準を強化することも出来る。

(2) 新構造素子の特性予測

たとえば、通常のMOSFETのように既に数多くの素子が試作され、その評価データが豊富な場合には、素子の特性はデバイスを試作しなくても容易に予想することが出来る。しかし、全く新しい構造の素子の場合には特性を予測することは非常に困難である。

またLDD-MOSFETのように複雑な構造のデバイスでは、デバイス特性に影響する構造パラメータが多く、製造プロセスの最適化を行うことは極めて難しい。このような場合には、上述したプロセス/デバイスシミュレータを用いて、新構造のデバイスの特性を予測したりプロセスの最適化をすることが賢明である。

しかし、現実には、製造プロセスといっても、酸化工程にしろ、拡散工程にしろ、科学的にまだ十分に解明されているわけではない。したがって、どこまで真実に近いプロセスモデルを作り得るかがプロセスシミュレーション実用化の鍵となる。

2.3. プロセスシミュレータの構成

図2-6に示すように、プロセスシミュレーションは大きく分けて、次の3つの基本要素から成り立っている。

(1) 計算機利用技術

プロセスシミュレーションはデバイス設計者やプロセス技術者に利用されるものであるため、一般の利用者にとって使い易いものでなければならない。このような意味でシミュレータをユーザーフレンドリにすることは必須である。このためには、入力フォーマットの簡素化とグラフィック機能の充実が重要である。なかでも

コンピュータグラフィクスによるいきいきとした図は素子内部で起っている物理現象の具体的イメージを確固たるものにする上で欠かせない。このため、プロセスシミュレータの開発者は計算機のオペレーションシステム(OS)の理解や周辺機器の利用方法などの知識が必要になる。また、計算




図2-6. プロセスシミュレーション技術の構成要素

機の計算処理能力やメモリサイズから、自動的に格子点の発生を行うなどの知的CADの導入も大きな課題である。さらに、スーパーコンピュータの出現により、今まで不可能とされていた複雑な計算も実行できるようになったこともプロセスシミュレーション技術の進展に大いに役立っている。

(2) 数値計算技術

シミュレーション技術は単なるデバイス試作工程の代替であってはならない。即ち、シミュレーションによって素子の試作に要する時間が大幅に短縮されても、計算機使用料が試作費に比べて割高では計算機を使用したことのメリットは半減してしまう。特に、プロセスシミュレーションは以下に示す例で判るように多くの計算時間が必要である。シリコンや酸化膜中での不純物拡散現象をシミュレーションするには小さなタイムステップ毎に非平衡状態の原子の流れを偏微分方程式で表わし、それを差分化した数千行数千列の大きな行列を解くことが必要である。このため、高速の数値計算のアルゴリズムを用いて効率的なシミュレーションを行なわねばならない。この点に関しては、最近、新しい数値計算のアルゴリズムの研究が盛んになっており、ICCG法[21]やBCG法[22]で代表される新しい数値計算の手法やスーパーコンピュータの特長を生かしたベクトル演算

手法が開発されている。

(3) プロセスモデリング技術

プロセスシミュレーションの精度はひとえにシミュレータの中で用いているプロセスのモデルの精度に依存している。通常のプロセスモデルは、ある制限された条件のなかで行われた実験結果をもとに作られているので、そのモデルをシミュレータに組み込むにあたって、モデルの適用範囲に十分注意しなければならない。最近では、モデルの適用範囲拡大のため、従来のパラメータフィッティング的なアプローチを脱却して、現象自体を原子的なレベルから見直す一般化したモデルの提案がなされている。

また、物理的評価技術（SIMS、RBS等）の進歩によって、シリコン中の不純物分布が正確に測定出来るようになり、プロセスモデリングの精度は近年きわめて向上してきている。

プロセスシミュレータの構造

図2-7にシミュレータの構成の概略図を示す。決められたフォーマットにしたがって製造プロセスの条件を入力すると、入力スキャナがその内容を読み取り、その内容に応じた工程プログラムを読み出す。読み出されたプログラムは書かれた内容にしたがって




図2-7. プロセスシミュレータの構成

計算を実行する。一つの工程の計算が終わると、入力スキャナが次の工程を選び出し、次のプロセスの計算が行なわれる。このようにして選ばれるプロセス工程としては酸化、拡散、イオン注入、リソグラフィ等がある。こうして計算機でシミュレーションされた結果は最終的にディスクメモリに格納され、必要に応じてグラフィックディスプレイやプロッタに出力される。また、酸化、拡散、イオン注入で使用するプロセスモデルのパラメータは利用者の便宜を計ってプログラム中に、デフォルトの形でストアされてい

る。

プロセスシミュレータには、幾つかのプロセス・モデルが含まれている。その代表的なモデルは酸化、拡散、イオン注入であり、その入力データは図2-8に示す自由フォーマットで記述される。すなわち、最初に不純物の種類および濃度、計算に用いる格子間隔を初期設定として与えた後、イオン

```
SUBS=B, GRID=5.0E-4, ORNT=100, CONC=2.0E+15
PROC=OXID, PLOT=Y
  MASK=0.0
  MODL=DRYO, TEMP=900.0, TIME=50.0, PRES=1.0
PROC=IMPL, PLOT=Y
  MASK=1.2E-04
  MODL=LSS, ELEM=B, AKEV=100, DOSE=1.0E+13
PROC=OXID, PLOT=Y
  MASK=1.2E-04
  MODL=WETO, LOCS=Y, TEMP=1000, TIME=110.0,
  PRES=1.0
-----
```

図2-8. 2次元プロセスシミュレータの入力フォーマット

注入、酸化、拡散の各工程に対しては温度、圧力、雰囲気、時間、不純物の種類、加速電圧等が自由フォーマットで入力される。この図から、実際のプロセスが製造工程通りにシミュレーションされている事が解る。なお、2次元のプロセス・シミュレーションでは計算時間の短縮とメモリの節約の為、計算領域を鏡映対称線で分け、その片側だけをシミュレーションし、その結果を鏡映反転してから、データをデバイスシミュレータに転送する方法が一般にとられている[7]。

プロセスシミュレーションの範囲

プロセスシミュレーションの範囲は、厳密に言えば、デバイスの電氣的な特性に影響を与えるプロセスの要因のすべてと考える事が出来る。

ここでは、まず最初に、デバイスの電氣的な特性とプロセスの関係を簡単に説明したあと、現状のプロセスシミュレーションの取り扱い得る範囲を明確にする。

デバイスの電氣的な特性に影響を与えるプロセス要因は大きく以下に示す3つの要素に分類出来る[23]。

- (1) デバイスを製造してゆく過程で必要になるデバイス構造の基本プロセス要素
- (2) 集積回路製造工程の段階で導入されるプロセス誘起欠陥
- (3) 集積回路を長時間動作した後に表面化してくる信頼性に係わるプロセス要因

項目(1)の基本要素としては、シリコン中に入ると電氣的に活性になる不純物原子濃度、酸化膜厚、チャンネル長等である。この基本要素は全て意図的に導入したり、形成したりする点で他の2つの項目とは異なっている。また、それらプロセスの制御は比較的容易に行える。

項目(2)のプロセス導入欠陥はいわゆるLSIにとって致命的な歩留を決定づける要因と、単に集積回路の特性を劣化させる要因とに分類出来る。前者に属するものが酸化膜のピンホールやコンタクトホールにおけるAlの突抜け、パターンくずれによる配線の短絡等である。

また後者には、G-R(キャリア発生-再結合)中心、Si-SiO₂界面の準位、固定電荷等が属する。これらの欠陥の名称は、デバイス技術者が勝手に考えたものであり、物理的な実態を表わしている訳ではない。実際の電氣的な欠陥要因に関しては様々な憶測がなされており、なかでも、信頼性の高いシリコン-酸化膜界面付近に存在する欠陥につ




図2-9. シリコン-酸化膜界面付近の電荷モデル

いては図2-9にその実態を示した[24],[25]。

この中でも、固定電荷と界面準位は酸化雰囲気やシンター条件等によって比較的制御性良くコントロールされるようになってきているが、他のものに関しては制御できるまでに至っておらず、現状では、汚染が生じないように工程管理をする程度にとどまっている。したがって、固定電荷や界面準位以外のプロセス誘起欠陥の発生に対するシミュレーションは出来ないのが現状である。

項目(3)の信頼性要素としては酸化膜の経時破壊、Alのエレクトロマイグレーション、ホットエレクトロンによるデバイス動作の不安定性(ゲート閾値電圧や電流駆動力の時間変化)、Alのコロジオン(腐蝕)等が挙げられる。これらの現象は膜を形成する時の条件によって大きく左右され、しかも、現象が局所的に発生しているので、統計的な手法で解析されているにすぎず、まだこれらの現象は定量的におさえられている段階ではない。

このように、デバイス特性に影響を与える3つのプロセス要因の中で実際に意味あるシ

ミュレーションが出来るのはプロセスの過程で意図的に導入したり、形成したりする項目(1)の集積回路の製造工程に限られている。

2.4 LSI製造プロセス・フローチャート

ここでは、 n - ch MOSFETで構成されるLSIの製造工程を簡単に振り返ってみる。図2-10に示すように、最初、 p 型(100)で $10\Omega\text{cm}$ の比抵抗を有するシリコン基板を高温、例えば 1000°C のドライ酸素雰囲気中で約1時間酸化して 500\AA の薄い酸化膜を形成する。

この後、ジクロルシランとアンモニアの気相反応法にて 2000\AA のシリコン窒化膜を堆積する。このようにして形成されたシリコン基板上の2層膜をフォトリソグラフィ工程を経てパターンニングを行い、デバイス形成領域にシリコン窒化膜を残す。この残った窒化膜の外周部は後で形成される素子を電気的に絶縁するので素子間分離(フィールド)領域と呼ばれている。一般に p 型のシリコン基板上に形成した酸化膜の下は容易に反転層が形成されるために、この素子間分離領域には意図的にボロン・イオンを注入して、フィールド酸化膜直下の不純物濃度を高くして反転層の形成を抑えておくのが通例である。イオン注入条件としては約 100KeV の加速エネルギーで $1\sim 5\times 10^{13}\text{cm}^{-2}$ のドーズ量が適当である。この後、 950°C のウエット雰囲気中で $1\mu\text{m}$ 程度の比較的厚い酸化膜を形成する。このフィールド酸化後、フィールド酸化膜とシリコン基板の境界付近でのボロンの濃度は $1\times 10^{16}\sim 1\times 10^{17}\text{cm}^{-3}$ となり、基板の不純物濃度 $1\times 10^{15}\text{cm}^{-3}$ に比べてかなり大きくなる。こうして素子間分離酸化膜を形成した後、素子領域上にある窒化膜をプラズマ・エッチングにより、除去し、引続き下地の酸化膜をHF系の化

ボロンイオン注入




図2-10. n - ch MOSFETの製造工程(I)

学溶液で除去する。

さらに、犠牲酸化を施してゲート酸化膜の欠陥原因となるホワイトトリボン[26]を除去する。なお、犠牲酸化の条件に関しては、酸化性雰囲気によらず、単に、膜厚500-800Å程度酸化すればよい。そして、この犠牲酸化膜を再度緩衝HF液で除去してデバイス形成領域のシリコン基板表面を出す。この後のゲート酸化は通常ドライ酸素雰囲気中で行い、100-300Åの薄い酸化膜を形成する。

この後、MOSFETのゲート閾値電圧制御用Shallow イオン注入とパンチスルー防止用Deepイオン注入をそれぞれ数十KeVと百数十KeVで行う。通常、前者のイオン注入はシリコン-酸化膜界面のシリコン側にピークが来る様に注入条件を設定し、後者は、後で形成されるソース・ドレイン接合より若干深めに注入条件を設定する。不純物濃度としては概略 $10^{16}-10^{17} \text{cm}^{-3}$ であり、フィールド領域の不純物濃度とほぼ同程度である。

この後、ゲート電極用多結晶シリコンを気相成長法により約0.4μm堆積する。通常この後、900°C程度の温度でリンを拡散し、多結晶シリコン膜の低抵抗化を計る。最近では、ゲート材料として多結晶シリコン以外にも、更に抵抗の低いシリサイドや高融点金属なども利用されている。続いて、フォトリソグラフィ工程を経て、ゲート電極をパターニングする。

この後のソース・ドレイン領域の形成に関しては、通常、電気的に活性度の高いヒ素をドーパントとして用いる。一般に、ヒ素の共有結合半径はシリコン原子の半径とほぼ等しいので高濃度にドーピングを行ってもシリコン基板に転位が発生することが少なく、デバイスの電気的特性に悪い影響を与える事はない。典型的なヒ素の注入条件としては30K

Shallow, Deep イオン注入




図2-11. n-ch MOSFETの製造工程(II)

eVで $1-5 \times 10^{15} \text{cm}^{-2}$ のドーズ量である。このとき、ヒ素のイオン注入量を増加すると拡散層の抵抗は確実に低下するが実効的な接合深さが増加するのでショート・チャネル効果[26]やパンチスルー電圧の低下など微細なデバイスにとって悪い影響が表れてくる。このため、適切なイオン注入条件が存在する。(このほかのデバイスの例としては、最近LSIの中で良く用いられているLDD (Lightly Doped Drain) 構造MOSFET[27]がある。このLDD-MOSFETでは次に示すような複雑な製造工程が採用されている。すなわち、ドレイン近傍の電界強度を低下させるために、低濃度のn型不純物を前もってソース・ドレイン領域に導入しておく、その後でゲート電極の側壁に酸化膜を選択的に残して、それをマスクとしてソース・ドレイン領域に高濃度のヒ素をイオン注入する方法がとられている。このようなLDD-MOSFETのソース・ドレイン領域の形成に関しては様々な変型例があり、その形成条件の最適化はか




図2-12. n-ch MOSFET
の製造工程 (III)

なり困難である。)このようにしてMOSデバイスの基本構造ができあがったあと、全面に気相成長法によるシリコン酸化膜を堆積し、フォトリソグラフィ工程により所望の位置にコンタクト穴を明けてAlの配線を行う(図2-12参照)。更にAlとソース・ドレイン領域の接触抵抗を下げしかもLSI製造工程中に導入された欠陥を除去するためにシランターを行い、パッシベーション膜(PSG、BPSG、プラズマ・シリコン窒化膜などの保護膜)をかぶせたあと、Al配線を外部に取り出す領域(パッド部分)の穴開けを行いLSIチップは完成する。

2.5. 結言

本章では、最近急速に発展してきたプロセスシミュレーション技術の種類と発展の経過について述べたあと、本研究で取扱うシミュレータの位置づけを明らかにした。続いて、プロセスシミュレーションが集積回路の設計にとって必須な技術となってきた背景を概観した。更に、プロセスシミュレーションの構成要素技術を分類し、高精度シミュレータにとって、プロセスモデルの開発が最重要課題であることを明らかにした。

参考文献

- [1]W. G. Oldham, S. N. Nandgaodnkar, A. R. Neureuther and M. O'Tool, IEEE Trans. Electron Devices, ED-26, 717 (1979)
- [2]W. G. Oldham, A. R. Neureuther, O. Sung, J. R. Reynolds and S. N. Nandgaodner, IEEE Trans. Electron Devices, ED-27, 520 (1980)
- [3]D. A. Antoniadis, S. E. Hansen, R. W. Dutton, A. G. Gonzalez, R. Rodoni , Stanford Electronics Lab., Tech. Rep. susel-77-006 (1977)
- [4]D. A. Antoniadis, S. E. Hansen and R. W. Dutton, Stanford Electronics lab., Tech. Rep. SEL 78-020 (1978)
- [5]C. P. Ho, J. D. Plummer, S. E. Hansen and R. W. Dutton, IEEE Trans. Electron Devices ED-30, 1438 (1983)
- [6]R. Tielert, IEEE Trans. Electron. Devices, ED-27, 1479 (1980)
- [7]K. Taniguchi, M. Kashiwagi and H. IWAI, IEEE Trans. Electron. Devices, ED-28, 574 (1981)
- [8]E. Caquot and A. Marrocco, 2nd Int. Conf. on Numerical Analysis of Semi-conductor Devices and ICs (NASECODE II), Dublin , Ireland, June 17-19, 1981
- [9]K. A. Salsburg and H. H. Hansen, IEEE Trans. Electron. Devices, ED-30, 1004 (1983)
- [10]R. R. O'Brien, C. M. Hsieh, J. S. Moore, R. F. Lever, P. C. Murley, K. W. Brannon, G. R. Srinivasan and R. W. Knepper, IBM J. Res. Develop. 29, 229 (1985)
- [11]L. Borucki and J. Slinkman, 4th Int. Conf. on NASECODE, Dublin, Ireland, June 19-21, 1985
- [12]D. Chin, M. R. Kump, H. G. Lee and R. W. Dutton, IEEE Trans. Electron. Devices, ED-29, 336 (1982)
- [13]G. E. Smith and A. J. Steckl, IEEE Trans. Electron. Devices, ED-29, 216 (1982)
- [14]C. D. Maldonado, F. Z. Custode, S. A. Louie and R. K. Panchohy, IEEE Trans. Electron. Devices, ED-30, 1462 (1983)
- [15]B. R. Penumalli, IEEE Trans. Electron. Devices, ED-30 , 986 (1983)
- [16]Y. Depeursinge, L. Guex, J. M. Moret and Weiss, 3rd Int. Conf. on NASECODE, Galway, Ireland, June 15-17, 1983

- [17]D. Collard and J.N. Decarpigny, 3rd Int. Conf. on NASECODE, Galway, Ireland,
June 15-17, 1983
- [18]S. Onga and K. Taniguchi, Proc. of Symp. on VLSI Technology, pp68, 1985
- [19]谷口研二、電子通信学会誌 第65巻、 1303頁 (1982)
- [20]壇良、小中雅水、恩賀伸二、谷口研二、他、東芝レビュー、36、609 (1981)
- [21]J. A. Meijerink and H. A. VanderVorst, Math. Comput., 31, 137 (1977)
- [22]R. Fletcher, "Conjugate Gradient Methods for Indefinite Systems", Lecture Note
in Mathematics, Spring-Forlag (1975)
- [23]谷口研二、超LSI技術[6] 西沢潤一編、3頁 (1982)
- [24]B. E. Deal, J. Electrochem. Soc., 127, 979 (1980)
- [25]C. R. Helms, J. Vac. Sci. Technology, 16, 608 (1979)
- [26]L. D. Yau, Solid State Electron., 17 1059 (1974)
- [27]P. J. Tsang, S. Ogura, W. W. Walker, J. F. Shephard and D. L. Critchlow, IEEE Trans.
Electron. Devices, ED-29 590 (1982)

3. プロセスモデリング

ここでは、プロセスシミュレーションの精度を決める上で最も重要な酸化、拡散、イオン注入の各プロセス工程の物理モデルについて概観する。

3. 1酸化モデル

シリコンの熱酸化膜成長のメカニズムは、膜厚の範囲によって大きく2つに分類される。1つは膜厚が10 nm以下の初期増速酸化の領域であり、他方は10 nm以上の膜厚で定義されるlinear-parabolic的な酸化時間依存性を持つ酸化膜成長領域である。

(1) 初期増速酸化

酸化の初期に見られる急速な酸化膜の成長については、MottとCabrera [1] の提唱した、酸化膜中の酸素分子の電界による加速移動モデルがある。これは酸化膜厚が薄い時、酸化膜表面に吸着した酸素分子とシリコン基板の化学ポテンシャルが一致するように、電子がトンネル現象によってシリコン基板から吸着酸素分子に移動し、酸化膜の両端に電位差が生じる事に起因している（




図3-1. シリコンの初期増速拡散モデル

図3-1)。この電位差は数百ミリボルトもあり、酸化の初期の段階（10 nm以下の薄い酸化膜）では電界強度にして 10^7 V/cmにも及ぶため、負に帯電した酸素分子（イオン）はこの電界に引かれて、シリコン-SiO₂ 界面に移動して行く。こうして、シリコン-酸化膜界面に到達した多量の酸素は電界によって低下した障壁を乗り越えてシリコンと急激な初期反応をする。すなわち、Xを酸化膜厚としたとき、酸化膜の成長速度は次のように書ける。

$$dX/dt = 2u \cdot \sinh(X_1/X) \quad (3-1)$$

ここで、uとX₁ はそれぞれ特性速度と特性距離とよばれて次式で定義される。

$$u = N\Omega\nu \cdot \exp(-W/kT) \quad (3-2)$$

$$X_1 = ZeaV / 2kT \quad (3-3)$$

N は表面原子密度、 Ω はシリコン原子1個当たりの酸化膜の体積、 ν はジャンプ頻度、 W は基板原子が酸化膜に変るときの活性化エネルギー、 Ze はシリコン原子の実効電荷、 a はジャンプ距離、 V は接触電位差である。特に、 $X \ll X_1$ のときには、上式は

$$dX/dt = u \cdot \exp(X_1/X) \quad (3-4)$$

となり、一般に酸化膜厚が10nm以下の薄い場合には、酸化膜厚 X_0 と酸化時間 t の関係は次式の逆対数則に従う。

$$1/X = A_0 - B_0 \ln(t) \quad (3-5)$$

一方、酸化膜厚が厚くなって、酸化膜中にある酸素イオンの空間電荷が表面付近の酸素イオンをスクリーニングし始めると、酸素イオンはもはや電界によって加速されることはなく、次に示すDeal-Groveの酸化モデル[2]に基づいて酸化が進行する。

(2) Deal-Groveの酸化

モデル

酸化膜厚が酸素イオンによるデバイ長（乾燥酸素雰囲気中では～数nm）以上になると、酸化膜の成長は酸素分子の拡散と $Si-SiO_2$ 界面での酸化反応によって律速される

ここでは、図3-2に示すように酸化膜厚 X_0 で覆われた $Si-SiO_2$ 系の場合を基に、酸化速度を見積もる。




図3-2. 酸化膜中での酸素濃度分布

比較的酸化膜厚が厚いとき、酸化剤は気相から酸化反応の生じている $Si-SiO_2$ 界面まで、定常的にとどこおりなく流れていると仮定出来る。このとき、気相- SiO_2 、 SiO_2 中、 SiO_2-Si 界面の各部分における酸素の流れは、それぞれ

$$F_1 = h(C^* - C_0) \quad (3-6)$$

$$F_2 = -DdC/dX \quad (3-7)$$

$$F_3 = kC_i \quad (3-8)$$

で表わされる。ここで、 h 、 D 、 k 、 N はそれぞれ気相から酸化膜への物質移動定数、

酸化膜中の酸化剤の拡散係数， $Si-SiO_2$ 界面の反応定数，酸化膜の単位体積中の酸素濃度である。上式は，準定常状態で $F_1 = F_2 = F_3$ が成り立ち

$$F = N \cdot dX_0 / dt = kC^* / (1 + k/h + kX_0 / D) \quad (3-9)$$

となる。

この微分方程式を初期条件 $t=0$ で $X=X_i$ のもとで積分すると

$$X_0^2 - X_i^2 + A \cdot (X_0 - X_i) = Bt \quad (3-10)$$

$$A = 2D \cdot (1/k + 1/h) \quad B = 2DC^* / N \quad (3-11)$$

となる。更に、この2次方程式を解くと、次ぎのようになる。

$$x_0 / (A/2) = [1 + (t + \tau) / (A^2 / 4B)]^{1/2} - 1. \quad (3-12)$$

式(3-12)は、酸化時間の長い場合や酸化膜の厚い ($X \gg A$) 時には

$$X_0^2 = Bt \quad (3-13)$$

となり、酸化膜厚は酸化時間の平方根に比例する。また、この式の中で酸化膜厚を決めるパラメータが B だけであることより、酸化膜厚の厚い時には、酸化剤の拡散が酸化を律速している事を示している。さらに、パラメータ B は酸化膜表面での酸素分子濃度、すなわち酸素分圧に比例するところから、酸化膜厚は一定の酸化時間の下では、酸素分圧の平方根に比例する。

一方、酸化膜厚が薄い場合 ($X \ll A$) には、次式のように酸化時間に比例して酸化膜厚が増す。

$$X_0 - X_i = Bt / A \quad (3-14)$$

この時、酸化膜中を拡散してきた酸素は $Si-SiO_2$ 界面付近にまで十分供給されているにもかかわらず、界面での酸化反応が遅いため酸化膜の成長が界面で律速されている状態にある。この様子を図3-3に示す。

なお、上記の式(3-13)と式(3-14)のなかで用いられている酸化速度定数 B/A と B は表3-1に示すよ




図3-3. 酸化反応の律速過程

うにアレニウス型の酸化温度依存性をもっている
[3] .

このうち、パラメータBの乾燥酸素中および
湿潤酸素雰囲気中での活性化エネルギーはそれぞ
れ 1.23 eV, 0.795 eVで熔融石英ガラス中の
酸素分子の拡散時の活性化エネルギー、すなわち
SiO₂の網目構造の隙間を押し拡げながら拡散
してゆく時の歪エネルギーにほぼ一致している。

$$B = C_1 \exp(-E_1/kT)$$

$$B/A = C_2 \exp(-E_2/kT)$$

(111) Si	$C_1 = 7.72 \times 10^2 \mu\text{m}^2/\text{hr}$
	$C_2 = 6.23 \times 10^6 \mu\text{m}/\text{hr}$
	$E_1 = 1.23 \text{ eV}$
	$E_2 = 2.0 \text{ eV}$
(100) Si	$C_2(100) = C_2(111)/1.68$

表3-1. ドライ酸素雰囲気中での
パラメータの値

一方、線形酸化速度定数B/Aは、乾燥酸素、湿潤な雰囲気の違いによらず、その活性化エ
ネルギーは約 2.0 eVである。これは、Si-Si結合を切るエネルギー 1.83 eVに
近い値であり、線形酸化速度定数はSi-SiO₂界面の反応と関係していることが
判る。なお、乾燥酸素と湿潤酸素雰囲気における酸化速度の相違は酸化膜中に溶解する
酸化剤の量に起因している。すなわち、1000°Cの1気圧の条件下では、酸化膜中の
酸素の溶解度は $5.2 \times 10^{16} \text{ cm}^{-3}$ であり、水分子の場合は酸化膜の網目構造と反応し、シ
ラノール (=Si-OH) 基を形成しながら $3.0 \times 10^{19} \text{ cm}^{-3}$ も溶解する。このように酸化剤
の溶解度が酸化雰囲気によって約3桁も異なっている[2] ので湿潤な雰囲気中での酸化速
度は乾燥雰囲気中に比べて非常に大きくなる。

以上説明したDeal-Groveの酸化膜成
長モデルは、巨視的に酸化現象を解釈する
ための解析式を与えているものの、後で述
べる酸化速度の酸素分圧依存性や基板不純
物依存性などは説明できない。このため
最近では、微視的な立場からシリコンの酸
化反応を見直し、酸化に関連した様々な現
象を統一的に説明しようとする試みが行わ
れている。

ここでは、まず酸化速度の酸素分圧力依
存性と基板不純物濃度依存性の実験例を示
し、その後でこの原子的立場に立った酸化




図3-4. 酸化モデルのパラメータBの
酸素分圧依存性

モデルを述べる。

(2) 酸化速度の酸素分圧依存性

酸化膜表面における、酸化剤の平衡濃度はヘンリーの法則にもとずいて酸素分圧に比例する。したがって、式(3-11)で示される酸化速度定数Bも理論的には酸素分圧に比例する事が予想される。実際、実験的にも、酸化速度定数Bは酸素分圧の広い範囲にわたってこの線形関係が成立している事が確認された(図3-4参照)[2]。

次に、酸化速度定数B/Aの酸素分圧依存性を説明する前に、酸化剤の輸送現象について簡単に考察する。Deal-Groveの酸化モデルによれば、この酸化速度定数は次式で表される。

$$B/A = C^* / N1 (1/k + 1/h) \quad (3-15)$$

この式には気相-酸化膜界面での酸化酸化剤の輸送係数hとシリコン-酸化膜界面の反応速度係数kとが含まれている。しかし、これら2つの係数のうち前者は後者に比べて数桁も大きいので、上式は次のように近似出来る。

$$B/A = k C^* / N1 \quad (3-16)$$

したがって、このDeal-Groveのモデルによれば、酸化速度定数B/Aも酸素分圧に比例する事が予想される。

事実、水蒸気中や湿潤酸素雰囲気中での酸化の場合にはこの関係が成立している。しかし、乾燥酸素雰囲気中におけるシリコンの酸化の場合、酸化速度定数B/Aは、図3-5に示すように、

酸素分圧に比例せずサブリンニアの関係にある。このように、Deal-Groveのモデルにもとづく計算が実験結果と一致しない理由は、Deal-Groveのモデルでは酸素分子だけがシリコン-酸化膜界面での反応に寄与していると仮定したからである。Ghezとvan der Meulen[4]はこの点を改良するために、酸素分子と酸素原子の双方がシリコンの酸化反応に寄与していると考えた。これによれば、シリコン表面付近で酸素とシリコンとは以下のような反応をする。






図3-5. ドライ酸素雰囲気中における酸化速度定数B/Aの酸素分圧依存性



この反応式を用いてDeal-Groveモデルと同様の変型を繰り返せば

$$\frac{B}{A} = \left[k_1 K_{\text{PO}} + \frac{\mu}{2} \left(1 + \frac{4}{\mu} k_1 K_{\text{PO}} \right)^{1/2} - 1 \right] \frac{\Omega}{2} \quad (3-20)$$

のような酸化反応速度定数が得られる。

$$\mu = k_2^2 / 2k_3$$

したがって、式(3-20)のなかに含まれるパラメータの値の大小によってB/Aは、酸素分圧の0.5~1.0乗で変化する事が予想される。van der Meulenは700~1000°C温度範囲で酸素分圧を0.01から1.0気圧まで変化した酸化の実験を行い、図3-5に示すように、低温では酸化速度定数が酸素分圧の0.54乗に比例し、高温では分圧の1.0乗に比例する事を確認している。この様に、線形酸化速度定数の酸素分圧依存性は酸化温度と共に変化する事が判る。これは式(3-20)の中に含まれている各反応係数の活性化エネルギーが異なる為である。すなわち、低温酸化の場合には酸素原子による反応が支配的になるので線形酸化速度定数は酸素分圧の0.5に比例するが、高温酸化の場合には、逆に酸素分子による反応の方が支配的になり、1.0乗に近い酸素分圧依存性がみられる。なお、低温酸化の例は別にして、この高温酸化における酸素分圧依存性の結果はDeal-Groveのモデルから導かれる結果と一致している。

(5) 酸化速度の基板不純物濃度依存性

LSIの製造プロセスの中でMOS素子のソース、ドレインやバイポーラ素子のエミッタ領域などには高濃度不純物拡散層がよく用いられる。この様な部分を酸化すると、図3-6に示すような酸化特性が得られる[5]。酸化時間が短く、しかも酸化温度が低いほど、不純物濃度による増速酸化の程度が大きくなっている。

この様な酸化条件は酸化速度定数B/Aが支配的になる領域であり、高濃度不純物拡散層の増速酸化には界面反応が大きく関係している事がわかる。逆に、界面反応律速領域をはずれ、酸化剤の拡散が




図3-6. 高濃度n型不純物拡散層の酸化膜の成長速度

酸化を律速する領域すなわち、長時間もしくは高温酸化では不純物濃度の差による影響は極めて小さい。例えば、 1100°C 常圧酸化の場合には酸化開始数分後には拡散律速酸化領域に入るので不純物濃度による酸化速度の変化はほとんど認められない。

上の実験結果にもとずいて計算した実効的な酸化速度定数 B/A と B の値を図3-7に示す。 900°C 乾燥酸素雰囲気中では、界面反応速度を規定する B/A は不純物濃度とともに急激に

大きくなる[6]。特に、リンの濃度が固溶限($\sim 6 \times 10^{20}/\text{cm}^3$)に近いときには1桁以上も大きくなっている。また、この B/A の活性化エネルギーは不純物濃度に関係なく、一定の値(2.0eV)になっており、アレニウス関数の前につくパラメータの値(Pre-exponential factor)は、不純物濃度に対しての指数関数的な依存性を示す[5]。

一方、拡散律速領域のパラメータ B は基板の不純物濃度とともに若干大きくなる程度にすぎない。特にこの傾向は低温酸化の時みられるが、 1100°C 以上の酸化温度ではパラメータ B の不純物濃度依存性は観測されない。

以上述べた高濃度拡散層の増速酸化の実験事実を理解し、それを定量的に取扱うには界面反応速度定数の中に隠されている界面反応のメカニズムを原子的なレベルにまで遡って考えてゆく必要がある。以下では、微視的なレベルでシリコンの酸化反応を見たときのモデルについて述べる。

基板のシリコン原子が酸化膜に変化してゆくとき、界面にあるシリコン原子は基板側の格子の規則性を保ちながら SiO_2 に変化すると考えても良い[7]。このとき、シリコンが酸化膜になるときの体積変化量の違い($0.44 \rightarrow 1.0$)から、酸化膜が成長する為に、酸素原子の入る場所がシリコン表面にも必要になる。Dobsonはこの点に関して、次のような仮説を立てている。すなわち、界面にまで到達した酸素は基板内部から界面に現れた空孔に捕獲されるか、もしくは表面のシリコン原子と置き換えることによりシリコンと反応する。これにより、界面には格子位置からはみだした過剰のシリコン原子が発生する。




図3-7. Deal-Groveの酸化モデルにもとづく酸化速度の不純物濃度依存性

したがって、この仮説にもとずけば線形酸化速度定数 B/A は次式のように表される。

$$B/A = (R1 + KC_{vt}) [O] \quad (3-21)$$

ここで、右辺括弧内の第2項は空孔による寄与、すなわち、酸素原子と置換する界面シリコン原子の発生量に比例した値を表し、第1項はそれ以外の界面反応による寄与を表している[5]。もし、基板へのドーピングレベルが低く、真性キャリア濃度以下の場合には、空孔の濃度が一定なので B/A は不純物濃度依存性をもたない。しかし、高濃度不純物拡散層ではフェルミ準位の位置がシリコンの禁制帯内でシフトして空孔の濃度が次式のように大幅に増加する。

$$C_{vt} = C_{v0} + C_{v+} (n_i / n) + C_{v-} (n / n_i) + C_{v2-} (n / n_i)^2 \quad (3-22)$$

ここで、高温酸化条件下での真性キャリア濃度 n_i は次式で表されるものである[8]。

$$n_i = 3.87 \times 10^{16} T^{1.5} \exp(-0.605/kT) \quad (3-23)$$

式(3-22)と式(3-23)にもとづく計算結果を図3-8に示す。

なお、この酸化モデルにしたがえば、次ぎのような一般的な結論が得られる。

(1) 同導電型の不純物原子の場合、ドーピングレベルが同一ならば不純物の種類が違ってても酸化速度に差は無い。これは、式(3-22)をみれば判るように空孔の濃度を決定するフェルミ準位が通常、ドーピングレベルだけの関数であり、導入した不純物の種類によらないからである。(2) ドナーとアクセプタの濃度が同程度に導入

された補償型拡散層内では、酸化速度はドナーとアクセプタの濃度の差で決まる[9]。

すなわち、ドナーとアクセプタの量がほぼ等しい拡散層の酸化速度は真性シリコン基板を酸化する場合とほぼ同じとなる。(3) アクセプタ不純物を拡散した領域の酸化速度は、同程度のドナー拡散領域より遅くなる。これは、荷電状態にある空孔の禁制帯中の準位が負と正の場合で異なり、 n タイプの不純物のほうが不純物拡散の影響を受け易いためである。




図3-8. 荷電状態の違いによる空孔濃度とフェルミ準位との関係

酸化速度定数Bに関しても不純物濃度依存性が若干認められており、これはつぎのように解釈されている。すなわち、酸化工程中に酸化膜中に取込まれた不純物は酸化膜中で網目形成原子となり、 $PO_{4/2}$ または $BO_{4/2}$ の四面体構造で存在する。しかし、リンの場合には、シリコンに比べ結合手が1本多いため、一部の酸素原子とは2重結合をする[10]。このため、本来、 SiO_2 の四面体構造を結び付けている酸素原子が架橋用として働かなくなり、網目構造が緩んで酸化膜中の酸化剤の拡散が容易になるからである。

実験的には、この速度定数の不純物濃度依存性は

$$B/A = (B/A)^i \{1.0 + 2620 \exp(-1.1eV/kT)(C_v/C_v^* - 1.0)\} \quad (3-24)$$


で表される[5]。ここで、 $(B/A)^i$ は真性シリコンの酸化速度定数であり、 C_v は空孔濃度を表している。なお、この値は低温になる程大きくなっている。

一方、ボロン原子が酸化膜中に取込まれた場合には、結合手の3本しかないボロン原子が $SiO_{4/2}$ 四面体の中心にあるシリコン原子位置に入るため、不架橋酸素原子が増加する。このため、酸化膜の網目構造が緩み、リンの場合と同様に酸化剤の拡散が容易になる。これが酸化速度定数Bの増加の原因になっている。

(4) 酸化速度の面方位依存性

酸化膜中を拡散してきた酸素分子イオンがシリコン-酸化膜界面でシリコン原子と反応して SiO_2 になるには、まず酸素分子が2個の酸素原子に分解し、続いて、この酸素原子が界面の表面空孔に捕獲されるか、界面で格子間シリコン原子を発生する必要がある。この考えにもとずけば、シリコンの酸化速度は、第1次近似的にシリコン-酸化膜界面に存在する酸素原子と空孔の積に比例する。さらに、空孔の発生速度や酸素原子が空孔に入る過程が、 $Si-Si$ 結合手の方向とシリコン-酸化膜のなす角度によって変化することも考慮すれば、酸化速度定数 B/A は結晶面方位依存性を持っている事が解る。しかし、現在のところ、この酸化速度の面方位依存性を定量的に扱えるモデルは発表されていない。しかし、定性的に酸化速度定数 B/A は、シリコン-酸化膜界面にある単位面積当たりの原子密度に比例し、(110)、(111)、(100)の順になる[11][12]。ちなみに、各結晶面での原子密度は(110)、(111)、(100)で、それぞれ 9.6×10^{14} 、 7.8×10^{14} 、 6.8×10^{14} 個/cm² となっており[13]、最初の仮定“酸化速度は Si/SiO_2 界面に現れる空孔の数に比例する”が正しい事が判る。

この様子を、図3-9に示す。この図から、酸化速度の面方位依存性は、酸化温度が低いほど、また酸化時間が短いほど顕著に現れていることが解る[14]。これは、酸化温度が低く酸化時間が短い場合、酸化反応が界面反応律速で進行していることを物語っている。



最後に、酸化反応に及ぼすガス中の不純物の影響について簡単にのべる。

図3-9. 酸化速度の面方位依存性

酸化性雰囲気中に塩素の化合物を入れて酸化を行うと、酸化膜のピンホール欠陥密度が減少する利点があるため、実際のLSI製造工程中でしばしば用いられている。この塩素を含むガス雰囲気中での酸化では、酸化速度定数Bが大きくなることが知られており、この速度定数Bの増加量はガス中に含まれる塩素分子の分圧に比例している[15]。

このほか、石英炉芯管から酸化性雰囲気にはいったナトリウム原子は酸化反応の過程で触媒として働き、酸化速度を大幅に増加させる[16]。

このように、シリコン酸化膜の成長を再現性良く形成するためには、非常に清浄な状態で酸化を行う必要がある。とくに、酸化膜の薄い領域では、シリコン表面の仕上げ状況によって膜厚が変わる事も報告されている[17]。

(5) 2次元酸化モデル

高密度LSIの中ではMOSFET等の能動素子を電氣的に互いにアイソレーションするために、いわゆる素子間分離技術が広く用いられている。中でも、1970年代初頭にフィリップスから提案されたLOCOS(Local oxidation of silicon)プロセス技術は今なお実際のLSI製造工程で利用されている。このLOCOSプロセス技術は前節の図2-10に示すように、まず下地酸化膜とよばれる薄い1000Å以下の酸化膜を形成し、この上に耐酸化マスクとなるシリコン窒化膜を気相成長によって堆積した後、能動素子を形成する部分の窒化膜のみをリソグラフィ(露光、エッチング)によって残す。この後、約1000°Cの高温酸化性雰囲気中において、窒化膜で覆われていない表面を選択的に酸化し、厚

さ約 $1\mu\text{m}$ 程度の
 素子間分離膜を形
 成する技術である
 しかし、図3
 -10からも良く
 判るように[18]、
 いわゆる“Bird’s
 beak”と呼ばれる
 横方向への酸化量




図3-10. LOCOS工程におけるBird's beak

が $0.7\mu\text{m}$ 程度にもおよび、高密度LSI製造にとって一つの大きな問題になりはじめて
 いる。したがって最近ではこの“Bird's beak”の量を減らすべく様々な努力がなされて
 いる。以下では、この“Bird's beak”量を定量的に取扱う場合に必要な幾つかの物理パラ
 メータと2次元酸化シミュレーションの具体的な手法と問題点に就いてのべる。

最初にこの“Bird's beak”の形状を物理モデルにもとずいて計算を行ったのはスタン
 フォード大学のChinである[19]。その時Chinは酸化膜中の酸化剤の2次元的な分布とSi-S
 iO_2 界面での酸化剤濃度をグリーン関数を用いて数値的に求め、しかも、局所的な酸化膜
 の成長によって生じた応力を酸化膜の粘性で緩和する手法をとっている。このとき、ナビ
 ア・ストークスの方程式を用いて、酸化膜を非圧縮性粘性流体と仮定して解いている。し
 かし、この手法の欠点は、酸化膜が粘性流体と見なせなくなる 950°C 以下の温度[20]で
 は利用出来ないことである。その後、NECの松本はChinの手法をさらに発展させ、酸化
 膜を粘弾性体として取り扱い、 950°C 以下でも利用できる汎用のLOCOS形状シミュ
 レータを開発している[21]。しかし、このような複雑な計算を行っているにもかかわらず計
 算結果は余り実験結果と一致していない。これは、酸化膜中に非常に大きな応力がかかっ
 ているときの酸化速度に関して、いまなお不明な点が多いことに起因しているからである。
 特に、酸化膜に応力がかかると、アモルファス SiO_2 の網目構造の隙間の間隔が狭まり、
 見掛上酸化剤の拡散係数が小さくなる。このため、応力のかかった部分の酸化速度は遅く
 なる傾向を示すはずである。逆に、シリコン基板側から考えると、界面に大きな応力が働
 くと、標準的なSi-Si原子間の間隔が狭まり、空孔がSi-SiO₂ 界面に現れる確
 率が減少して酸化速度が低下する事が予想される。このほか、LOCOS形状のシミュレ
 ーション例はヨーロッパで盛んに行なわれており、幾つかのシミュレータが開発されてい

る[22]-[24]。同様な2次元酸化に特有の現象は図3-11に示すトレンチ構造の酸化形状に於ても観測される。例えば、トレンチ構造の上部にあるシリコンの凸部においては酸化が進行するにつれて、酸化膜とシリコン基板界面近傍に非常に大きなストレスが発生し、酸化速度が低下する。また、トレンチの凹部には酸化が進行するにつれて、コーナー部からの酸化膜成長に押されて、酸化膜中の応力が大きくなり、酸化速度が凸部と同様低下する[25]。




図3-11. トレンチ構造のSi基板を酸化した時の形状

この様なトレンチ構造やLOCOSの形状を正確にシミュレーションする為には、酸化の過程で現れてくる色々な結晶面方位の酸化速度を知り、さらに、ストレス下での酸化膜中の酸素の拡散係数を求めておくことが必須である。現在は、まだこれらの値が分かっておらず、正確な形状の計算は出来ない状態にある。

(6) Si/SiO₂ 界面における不純物の再分布

ここでは、酸化に関連する現象の一つとして、プロセスシミュレーションにとって重要なSi/SiO₂ 界面でのドーパント不純物の再分布を説明する。

熱力学におけるギブスドゥヘムの関係によって、不純物は界面の両側での化学ポテンシャル μ が一致するように再分布が生じる。

Cを不純物濃度、 γ を活量係数とすれば、化学ポテンシャルは

$$\mu = \mu^0 + kT \cdot \ln(\gamma C) \quad (3-25)$$

で表される。界面の両側での化学ポテンシャルが一致するように不純物が再分布すると、界面での不純物濃度は不連続になる。

平衡状態での酸化膜中と基板中の不純物濃度比を偏析係数、 m 、と呼び、次式で表す。

$$m = C_{SiO_2} / C_{Si} = (\gamma_{Si} / \gamma_{SiO_2}) \cdot \exp(\Delta\mu / kT) \quad (3-26)$$

ここで、 $\Delta\mu$ は酸化膜中と基板中の標準状態の化学ポテンシャル差 $\mu_{Si} - \mu_{SiO_2}$ である。

しかしこのような熱平衡状態での不純物の偏析は現実の酸化工程では起りえない。

すなわち、酸化工程ではSi/SiO₂ 界面の移動と、酸化膜および基板中での不純物拡

散が同時に進行しているため、 Si/SiO_2 界面では、非平衡状態での実効的な偏析係数が存在するだけである。

各種ドーパント不純物の実効的な偏析係数は多くの研究者によって調べられている。なかでも、ボロンは酸化膜中に取り込まれ易い性質を持っているので、酸化進行時にシリコン基板中のボロン分布は図3-12のように大きく変化する[26]。

Fairの実験によると、通常の酸化条件下では、酸化速度、ボロン濃度に関係なく偏析係数は一定となるが、酸化性雰囲気中の水分の有無によって図3-13のようになると報告している[27]、しかし、10気圧程度の高压酸化では、偏析係数、 m 、は1に近ずいており[28]、1気圧でも偏析係数が熱平衡にあるかどうかは微妙なところである。

一方、 n 型不純物として広く用いられ

ているヒ素やリンに関しては、酸化膜中にはいるより、シリコン基板に残されやすい性質をもっているため、酸化が進行するにしたがって不純物がシリコン酸化膜界面のシリコン側に押出されてゆく。これを一般に“雪掻き現象”と呼んでいる[29]、また、 n 型不純物に特有の現象として、この現象以外にも、シリコン酸化膜界面から数10Å以内に異常に集積する現象がある[30]。このため、 n 型不純物の正確な偏析係数は実験的に求められていないのが現状である。




図3-12. シリコン-酸化膜界面におけるボロンの再分布の様子




図3-13. シリコン-酸化膜界面におけるボロン原子の偏析係数と酸化雰囲気との関係

3. 2 イオン注入モデル

固体中に注入されたイオンは基板を構成するシリコン原子との核衝突や、原子を取り巻く価電子との相互作用によってその運動エネルギーを失い、ついには固体中のある位置に静止する。この注入イオンの減速過程を律速するメカニズムは図3-14に示すように大きく2つに分類され




図3-14. シリコン基板に注入されたイオンの

減速過程を律速するメカニズムは図3-14に示すように大きく2つに分類される。1つは注入イオンがシリコンの価電子と相互作用をし、シリコン原子を励起したり、イオン化することによってエネルギーを失う過程である（電子阻止能）。他のひとつは注入イオンと基板構成原子の衝突によって失われるエネルギー損失である（核阻止能）。したがって、注入イオンの固体中での運動エネルギー損失過程は、それら2つの成分の和で次のように表される。

$$dE/dZ = (dE/dZ)_n + (dE/dZ)_e \quad (3-27)$$

ここで、 E は注入イオンの運動エネルギー、 Z はイオンの移動する経路に沿った距離である。さらに、イオンを注入する基板の原子密度を N ($/\text{cm}^3$)とすれば(3-27)式は、核阻止能 $S_n(E)$ と電子阻止能 $S_e(E)$ を用いて次のように書換えられる。

$$dE/dZ = -N(S_n(E) + S_e(E)) \quad (3-28)$$

したがって、 $S_n(E)$ と $S_e(E)$ が判れば、初期エネルギー E_i で入射した注入イオンが固体中で静止するまでに移動する全経路の長さ $R(E_i)$ は次のように表される。

$$R(E_i) = \int_0^{E_i} -\frac{dE}{(dE/dZ)} = \frac{1}{N} \int_0^{E_i} \frac{dE}{S_n(E) + S_e(E)} \quad (3-29)$$


このように、固体中に注入されたイオンの静止位置を正確に見積もる、すなわち、プロセスシミュレーションを行う際の初期不純物を求めるためには、核阻止能と電子阻止能を知る必要がある。

(1) 核阻止能

ここでは、核阻止能を求めるために、注入イオンと基板を構成する原子核との衝突を

古典力学による2体衝突問題として取扱う。

図3-15に示すように注入されたイオンのエネルギー、質量、原子番号をそれぞれ E_1 、 M_1 、 Z_1 とし、また基板原子の質量と原子番号を M_2 、 Z_2 とすれば、2体問題の



重心座標系における散乱角 θ と転移エネルギー T との関係は次ぎのようになる。

$$T(E_1, p) = \gamma E_1 \cdot \sin^2(\theta(p)/2) \quad (3-30)$$

$$\gamma = 4M_1M_2 / (M_1 + M_2)^2$$

したがって、散乱角 θ は、衝突に関する2つの粒子間の相互作用を表すトーマス・フェルミ型の遮蔽クーロンポテンシャルエネルギー $V(r)$ を用いて運動方程式を散乱経路に沿って積分して求められる。

$$\theta(p) = 2 \int_{r_{\min}}^{\infty} \frac{p dy}{r^2 \left[1 - \frac{V(r)}{E_c} - \frac{p^2}{r^2} \right]^{1/2}} \quad (3-31)$$

ここで、 E_c は重心座標系での入射イオンの持つエネルギーであり、次式で表される。

$$E_c = E_1 M_2 / (M_1 + M_2) \quad (3-32)$$

(3-31)式において、衝突パラメータ p の値が原子核の大きさ ($\sim 5 \times 10^{-3} \text{ \AA}$) 程度になると、入射イオンは大きな散乱を受ける。しかし、結晶内のシリコン原子間の距離が数 \AA 程度であることを考慮すると、注入されたイオンが広角度で散乱される確率は極めて小さい事がわかる。したがって、高エネルギーのイオンにとって、結晶は極めて粗な物質と見なすことができ、イオンはほとんど何もない空間を、大きく散乱されることなく通り抜けてゆくものと考えて良い。さらに、この基板原子に転移されるエネルギー T は上記3式より、 p と E_1 の関数となるので、平均的な核阻止能 $S_n(E)$ は転移エネルギー $T(E_1, p)$ と核衝突の微分断面積 $d\sigma = 2\pi p \cdot dp$ の積をとり、衝突パラメータに関する積分を行う事によって得られる。

$$S_n(E) = \int_0^{\infty} T(E_1, p) 2\pi p dp \equiv 2\pi \gamma E_1 \int_0^{\infty} \sin^2 \frac{\theta}{2} p dp \quad (3-33)$$

この式を計算する時に必要となる原子間ポテンシャル $V(r)$ については各種のモデルが提案されているが、LSS理論[31]で用いられるトーマス・フェルミのスクリーニング関

数で代用すると、 $S_n(E)$ は図3-16に示すようになる。すなわち、半導体中に高速でイオンが注入されたとき、最初はイオンと価電子との相互作用によるエネルギー損失が大きく、原子核衝突による格子系へのイオンのエネルギー転移量は小さい。これは、高エネルギーのイオン注入の場合、固体




図3-16. 原子核衝突によるイオンエネルギーの損失量

中の原子とイオンとの相互作用の時間が極めて短く、散乱の程度が小さいからである。さらに、イオンが半導体中でエネルギーを失い、低速のイオンになると、イオンから、格子へのエネルギー転移量が増加し、急速に、イオンのエネルギーは失われてゆく。そして、最後にイオンはすべてのエネルギーを失って静止する。なお、上記の原子間ポテンシャル $V(r)$ については表3-2に示すように、トーマス・フェルミ、モーリー[32]、および、ボルン・メーヤー[33]などによって各種のモデルが発表されているが、最近ではさらに数百にのぼる種々のイオン-原子の組み合わせについての実験データから、半経験的に導かれたZiegler, Biersack, Littmarkのモデル[34]が最も正確なポテンシャルとみなされている。

ボ - ア	$V(r) = \frac{z_1 z_2 e^2}{r} \exp\left(-\frac{r}{a}\right)$
トーマス・フェルミ	$V(r) = \frac{z_1 z_2 e^2}{r} \phi\left(\frac{r}{a}\right)$
ボルン・メーヤー	$V(r) = A \exp\left(-\frac{r}{b}\right)$

表3-2. 各種原子間ポテンシャルの種類

4.2 電子阻止能

固体中に注入されたイオンが電子と相互作用して、価電子を励起したり、格子の原子をイオン化したりする非弾性衝突に対しては、まだ確立したモデルはない。ここでは、簡単のために、古典的なアプローチを用いて、入射イオンが、衝突した電子に転移するエネルギーを見積もる。

入射イオンの質量を M_1 、エネルギーを E_0 としたときの最大転移エネルギーは次式のようになる。

$$4m_0 \cdot E_1 / M_1 \quad (3-34)$$

ここで、入射イオンエネルギーを通常の半導体製造工程中で用いられるイオン注入条件程

度の100KeVと仮定すれば、最大数eVのエネルギーが散乱毎に電子系に移る事が判る。このエネルギーは、前述した原子の励起やイオン化を引き起こすにたるエネルギーであり、電子雲内を通過するイオンが、電子系にエネルギーを与えながら自らのエネルギーを損失してゆく過程が理解できよう。

以下では、固体内に存在する無数の電子雲との相互作用によって入射イオンが失うエネルギーは、粘性体中を動く剛体が失うエネルギーと同様であると仮定し、次式の様な電子阻止能を定義する[35]。

$$S_e(E) = k E^{0.5} / N \quad (3-35)$$

すなわち、損失エネルギーはイオンの速度($\sim E^{0.5}$)に比例する。この仮定は、イオンの速度が外殻電子の速度に比べて小さい時にのみ成立つ。また、入射イオンの質量は電子の質量に比べて約2000倍程度大きいので電子によるイオンの散乱は入射イオンの軌道に変化を及ぼさないものとする。次に、この電子阻止能を前述の核阻止能と相対的な比較をするために、規格量を導入して、上式を無次元化すると、

$$S_e(\varepsilon) = k_e \varepsilon^{0.5} \quad (3-36)$$

となる。なお、シリコン基板に注入した各種イオンに対する k_e の値を表3-3に示す。

図3-17は代表的な例として、ボロン、リンと砒素の場合の $S_e(E)$ と、前節で求めた核阻止能 $S_n(E)$ を比較して示したものである。質量の大きなイオンほど核阻止能が大きくなるが、電子阻止能は注入イオンの種類に余り依存しない事が判る。なお、 $S_e(E)$ はすでに述べたように、 ε の単調増加関数であるから、ちょうど $S_n(E) = S_e(E)$ となる臨界エネルギーの点を境に、高エネルギー側では電子衝突が注入イオンの減速を律速し、逆に、

元 素	k_e
B	0.216
O	0.185
Si	0.146
P	0.140
As	0.115
Sb	0.113

表3-3. 各種元素に対する k_e

低エネルギー側では核衝突によるエネルギーの損失がイオンの減速を律速していることが判る。この臨界エネルギーは、注入イオンの質量の関数であり、ボロンのような軽い原子の場合には小さくなるので、主として、注入イオンは電子的な衝突によってエネルギーが失われる。

シリコン半導体工業で広く用いられている典型的なドーパントであるリン、砒素、アンチモンに対する臨界エネルギーを表3-4に示す[36]。




図3-17. 各注入イオンに対する核阻止能と電子阻止能の比較

元 素	臨界エネルギー (k eV)
B	17
P	140
As	800

表3-4. 各注入元素の臨界エネルギー

さらに、入射イオンのエネルギーが非常に大きく、速度がボーア速度 ($\geq 2 \times 10^8$ cm/sec) 以上になると、イオンエネルギーの損失過程が(3-35)式で示される粘性モデルではもはや近似出来なくなる。これは、結晶格子原子の価電子が高速のイオンによってもぎとられる為、高速イオンの制動要因となりにくい為であり、非常に高いエネルギー領域では次第に電子阻止能は減少する。

また、通常の入射イオンの制動要因が格子原子の回りの電子雲によって起こっている事はすでにその概略をのべたが、さらに詳細な電子阻止能の計算には、基板構成原子の価電子の分布状態まで考慮した計算が必要になってくる事は言うまでもない。事実、電子阻止能の実測結果によると電子の殻構造にもとずくと考えられる原子量に対する周期性をはっきり示している[37][38]。しかし、この様な周期性を説明しうる包括的なモデルは未だ確立していない。したがって、以上述べた核阻止能や電子阻止能の計算結果はあくまでも第一近似のものである。

(3) イオン注入の分布

固体中に加速したイオンを打ち込むと、このイオンは固体構成原子との核衝突や原子核を取囲む電子雲との相互作用によって、次第にその運動エネルギーを失い、ついには固体中に静止する。

この静止したイオンが固体中で静止するまでに移動した全経路の長さ R は前節で述べた核阻止能と電子阻止能を用いて(3-29)式のように与えられる。

図3-18に示すように、この注入方向への射影を射影飛程 R_p と言う。この様に注入

イオンは熱振動をしている基板原子とランダムな散乱を繰り返しながら、基板の奥深くへ侵入してゆくの、注入イオン毎の各飛程は、まったくの偶然を除いて一致することはない。したがって、これらの注入イオンの静止点はある統計的なばらつきを持って平均値のまわりに分布する。この統計的なばらつきは注入イオンの種類、固体を構成する原子の質量および結晶構造に大きく依存する。




図3-18. 注入イオンの飛跡 (b) とその周辺に発生する非晶質領域の状況

この固体中に入射したイオンの飛程パラメータに関してはLindhard, Scharff, Schiott達が積分方程式を導き、注入イオン分布の任意のn次のモーメントを与える式を示した[31]。したがって、この式は、導出した人達の名に因んでLSS理論と呼ばれている。このLSS理論では、入射粒子の静止位置分布を与える確率密度関数 $f(x)$ を定義し、それが満足する方程式を導いた上で、分布の任意の次数のモーメントを算出している。こうして求められた確率分布関数の1次のモーメントは平均射影飛程 R_p を表わしている。一般に、i次のモーメントは次式で与えられる。

$$\mu_i = \int (X - R_p)^i f(x) dx \quad i = 2, 3, 4$$

$$\text{但し、} \int f(x) dx = 1 \quad (3-37)$$

この中で、2次のモーメント μ_2 の平方根 ΔR_p は、静止イオン分布の標準偏差に相当し、平均射影飛程 R_p の近傍のイオンの拡がりを表している。この1次と2次のモーメントを用いて注入されたイオンの分布を表すと、次式で示される様なガウス分布となる。

$$C(X) = (N / \sqrt{2\pi\Delta R_p}) \cdot \exp \left\{ - (X - R_p)^2 / 2\Delta R_p^2 \right\}$$

$$(3-38)$$

このガウス分布は、注入イオン分布としては最も簡単な表現形態である。実際の注入イオン分布はこの様なガウス分布ではなく、射影飛程 R_p の左右で、見掛け上、標準偏差の異なる図3-19に示すような分布をしている。特に、ターゲットである基板シリコン原子との質量差が大きいイオンを注入した場合には、分布の左右非対称性が顕著に表れる。例えば、ボロンイオンをシリコン基板に注入した場合、ボロンイオンはシリコン原子より質量が小さいため、原子核衝突によって広い角度で散乱される確率が増し、注入イオン分布

は表面側に偏った分布を示す。一方、砒素のように、シリコン原子より大きなイオンでは、広角の散乱の確率が小さく、逆に結晶内部側に偏った分布となっている。したがって、このような不純物分布を正確に記述するためには少なくともゆがみ (Skewness) の効果を取込んだ分布関数を用いなくてはならない。このゆがみの効果を取り




図3-19. シリコン基板に注入したボロンイオンの分布

入れた分布としては、射影飛程 R_p 付近で左右非対称を有する Joint-half ガウス分布がある [39]。これは、次のような式で与えられる。

$$R_p = R_m + \sqrt{2/\pi} (\sigma_2 - \sigma_1) \quad (3-39)$$

$$\mu_2 = (\sigma_1 - \sigma_2) \sigma_1 \sigma_2 + \sigma_2 - 2/\pi (\sigma_2 - \sigma_1)^2 \quad (3-40)$$

$$\mu_3 = \sqrt{\frac{2}{\pi}} (\sigma_2 - \sigma_1) \cdot \left\{ \left(\frac{4}{\pi} - 1 \right) (\sigma_1^2 + \sigma_2^2) + \left(3 - \frac{8}{\pi} \right) \sigma_1 \sigma_2 \right\} \quad (3-41)$$

この様な関係式より、 R_m 、 σ_1 、 σ_2 を求めて、 R_m の左右でそれぞれ

$$f(x) = \begin{cases} x \geq R_m & \frac{2}{\sqrt{2 \cdot \pi \cdot (\sigma_1 + \sigma_2)}} \cdot \exp\left(-\frac{(x - R_m)^2}{2 \cdot \sigma_2^2}\right) \\ x < R_m & \frac{2}{\sqrt{2 \cdot \pi \cdot (\sigma_1 + \sigma_2)}} \cdot \exp\left(-\frac{(x - R_m)^2}{2 \cdot \sigma_1^2}\right) \end{cases} \quad (3-42)$$

を用いて表したものである。この式は、注入イオン分布の2次の効果まで含んでおり、比較的注入分布を正確に表している。

さらに、(3-37) 式の4次のモーメントまでを取り入れた高精度の分布関数としては PearsonIV 分布がある [40]。この関数自体には物理的な意味はなく、あくまでも注入イオン分布を表す上での便宜的な数学的表現に過ぎない。一般に、Pearson 分布は次式の微分方程式で与えられる。

$$df(y)/dy = (y - a) f(y) / (b_0 + b_1 y + b_2 y^2) \quad (3-43)$$

ここで、 $f(y)$ は前述した分布関数である。この Pearson 関数は b_0 、 b_1 、 b_2 の値によって7つの種類に分類される。なかでも PearsonIV 分布とVII がイオン注入分布と同様に $y = a$ で最大値を取り、その両側で単調に減少してゆく形をしている。このうち、PearsonVII 分布は Joint-half ガウス分布のようなゆがみの効果を含んでいないので唯一、Pearson

nIV 分布がイオン注入の表現に適した関数として残ってくる。このPearsonIV の一般解は次式で表される。

$$f(x) = K \cdot \left(-(b_0 + b_1 \cdot (x - R_p) + b_2 \cdot (x - R_p)^2) \right)^{\frac{1}{2 \cdot b_2}} \cdot \exp \left(- \frac{b_1/b_2 + 2 \cdot a}{\sqrt{4 \cdot b_2 \cdot b_0 - b_1^2}} \cdot \operatorname{atan} \left(\frac{2 \cdot b_2 \cdot (x - R_p) + b_1}{\sqrt{4 \cdot b_2 \cdot b_0 - b_1^2}} \right) \right) \quad (3-44)$$

ここでKはf(x)を $-\infty$ から $+\infty$ まで積分した場合の規格化定数であり、他の4つのパラメータはそれぞれ次式で表される。

$$b_0 = \frac{\mu_2(4\beta - 3\gamma^2)}{A} \quad b_1 = a = - \frac{\sqrt{\mu_2}\gamma(\beta + 3)}{A} \quad b_2 = - \frac{(2\beta - 3\gamma^2 - 6)}{A} \quad (3-45)$$

ここで、 γ 、 β はそれぞれSkewness, Kurtosis と呼ばれ、分布の偏りと、ピーク付近のイオン分布の形状を示すものであり、(3-37)式で表される3次と4次のモーメントを用いて次式で表される。

$$\gamma = \mu_3 / \mu_2^{1.5} \quad (3-46)$$

$$\beta = \mu_4 / \mu_2^2 \quad (3-47)$$

なお、 $\gamma = 0$ 、 $\beta = 3$ の特別な場合にのみ、このPearsonIV 分布は単純なガウス分布になる。また、 γ が正の時には注入イオン分布は結晶中側に、また、負の時には表面側に偏った分布となる。また、 β については、4次のモーメント μ_4 が不明の場合でも次式の近似式を用いて計算できる。


$$\beta = 2.8 + 2.4 \cdot \gamma^2 \quad (3-48)$$

このほかのイオン注入分布の表現関数としてはGram-Charlier 多項式ある[41]。これは、ガウス分布をHermite 多項式で展開したものであるが、場合によっては分布関数が振動したり、また用いる係数を求める方法が複雑であるといった理由であまり用いられていない。

(4) 酸化膜を通してイオン注入した場合の分布

ここでは、図3-20の様にシリコン基板表面に t_{mask} の厚さの酸化膜がある場合について考える。図3-20. 酸化膜を通してシリコン基板に注入したイオンの分布
Rysseはこの様な積層膜中への注入不純物分布C(x)を次の様に導いている[42]。

$$C(x) = C_2 \left(x - t_{\text{mask}} \cdot \left(1 - \frac{R_{P2}}{R_{P1}} \right) \right) \quad (3-49)$$



ここで、 C_2 はイオン注入基板がすべて物質 2 と仮定したときの不純物分布である。また、 ΔR_{p1} 、 ΔR_{p2} はそれぞれシリコン基板、熱酸化膜中にイオン注入した時のイオンの射影飛程の標準偏差を表している。

この様な解析的な方法は簡単に利用する事が出来る利点はあるが、 $x = t_{\text{mask}}$ の点に不純物分布の不連続性が見られる欠点がある。すなわち、モンテカルロ法によるイオン注入の厳密なシミュレーションを行った場合にはこの不連続性は認められないので、上記手法は必ずしも正確な不純物分布を再現しているとは言いがたい。しかし、第一近似的な意味での不純物分布を表しているので、精度があまり要求されない簡単なイオン注入の見積もりとして広く用いられている。

(5) 2次元イオン注入分布

集積回路の製造工程中ではイオン注入用マスク（シリコン酸化膜もしくはレジスト膜）を

図3-21のように加工し、その注入窓を通して、選択的にイオン注入する事が多い。この場合の注入不純物分布は既にのべた深さ方向のみの1次元モデルではもはや表現出来ない。このため、最近では、注入不純物の横方向への散乱を考慮した2次元イオン注入分布モデルが使われている。




図3-21. 注入窓を通してイオン注入した時の不純物分布

このモデルの基本は、深さ方向のガウス型注入プロファイルに横方向散乱項を付加したものである。すなわち、任意のマスク端形状を $t_{\text{mask}}(y)$ とした時の深さ方向の注入プロファイルは $C(x, t_{\text{mask}}(y))$ で表されるが、これに横方向のガウス分布項を付加して、横方向 (y) に積分を行うと、拡散窓を通した不純物の2次元分布が次式の様になる。

$$C(x, y) = \frac{1}{\sqrt{2 \cdot \pi \cdot \sigma_{py}^2}} \cdot \int_{-\infty}^{\infty} C(x; t_{\text{mask}}(y')) \cdot \exp\left(-\frac{(y-y')^2}{2 \cdot \sigma_{py}^2}\right) \cdot dy' \quad (3-50)$$

ここで、 σ_{py} は横方向散乱の標準偏差を表している。なかでも、 $y = a$ で垂直な断面を有するマスク端近傍の注入不純物分布に対しては、上記の積分は次のような解析的な式で与えられる。

$$C(x, y) = C(x) \cdot \frac{\operatorname{erfc}\left(\frac{a-y}{\sqrt{2} \cdot \sigma_{py}}\right)}{2} \quad (3-52)$$

ここで、 $C(x)$ は1次元の深さ方向の不純物分布、 erfc は補誤差関数を表している。

なお、上記の2式で用いられている横方向散乱の標準偏差 σ_{py} は深さ方向の散乱標準偏差 ΔR_p 程度の大きさであるが、その比 $\sigma_{py}/\Delta R_p$ は注入イオンの加速エネルギーやイオン種の関数である。ボロンのようにターゲット(Si)原子より質量の小さなイオンでは横方向に散乱され易く、 $\sigma_{py}/\Delta R_p$ の値は、実用的なイオン注入条件(40~200KeV)の下で、1.25程度となる。一方、AsやPの様に注入イオンの質量が大きい場合には、横方向への散乱量が減り、 $\sigma_{py}/\Delta R_p$ はそれぞれ0.70、0.87となる[43]。

(6) チャンネリング現象

上記に示した注入不純物分布の導出においては、暗黙のうちにターゲットは非晶質である事を仮定していた。しかし、ターゲットがシリコン単結晶基板である場合、注入イオン分布は(3-44)式から大きくはずれることがある。この現象は、入射イオンビームの方向が結晶軸とほぼ一致したときに認められる現象で、チャンネルリング現象と呼ばれている。すなわち、図3-22に示す結晶の低指数軸方向にイオンが注入された場合、注入イオンは図の実線で示す飛跡をとる。すなわち、シリコン原子列に対して小さな角度で近づく注入イオンは、基板原子との間に働くクーロン反発力によって軌道がすこしずつ




図3-22. 注入イオンのチャンネルリング現象

曲げられ、図のような周期的な飛跡をとる。この様なチャンネルリングイオンは、広角散乱を受けるほどには基板原子に接近しないため、主として電子制動によってエネルギーを失ってゆく。また、チャンネルリングイオンは、電子密度の低いチャンネル領域を動いている時間が長いので、平均的な電子阻止能は非晶質ターゲットの阻止能に比べるとかなり小さくなる。このため、チャンネルリングイオンの侵入深さは非晶質中での射影飛程に比べ2~50倍も大きくなる。この様なチャンネルリング深さはイオン種、加速エネルギー、結晶格子、結晶方位の関数である。通常この様なチャンネルリングの生じる臨界角は、表3-5に示すように5度以内であ

るため[44]、通常のLSI製造工程ではイオン注入の方向を結晶軸方向から数度ずらしてイオン注入を行い、ランダムな系への入射に近いプロファイルを得ている。しかし、それでもなおかつチャネリングによる注入イオンプロファイルにはチャネリングの

イオン種	エネルギー	チャネリング方向		
		<110>	<111>	<100>
B	50keV	3.7°	3.2°	2.9°
P	50keV	4.5°	3.8°	3.5°
As	50keV	5.2°	4.4°	4.0°

表3-5. チャネリングの臨界角

痕跡が認められ、注入イオン分布に指数関数的な“Tail”が観測される。この“Tail”は $\exp(-x/L)$ で表わされ、通常 $L=0.1\mu\text{m}$ 程度の値を持っている。

3.3 不純物拡散モデル

シリコン基板中の不純物拡散メカニズムについては、拡散原子がシリコン結晶内で占める位置によって3種類に分類される。(1) 格子位置にある原子が格子点のあいた部分(空孔)を經由して拡散する空孔拡散メカニズム、(2) 格子間に存在する半径の小さな原子が格子間の隙間を通過して拡散する格子間拡散メカニズム、および(3) 不純物原子が格子位置と格子間位置を取混ぜながら拡散してゆくinterstitialcyメカニズムがある[45]。これらの不純物拡散メカニズムを模式的に図3-23に示す。

通常、格子位置にある原子は、最も位置エネルギーの低い格子点を中心に熱振動をしており、その平均的な熱振動エネルギーは $3kT$ と、絶対温度に比例している。この、




図3-23. 結晶中における不純物拡散のメカニズム

格子点にある原子の単位時間当たりの振動数は原子の質量と格子点周辺のポテンシャルの場によって決っており、拡散時の温度にはほとんど依存せず、およそ 10^{13} /秒のオーダーである。このように格子位置にある原子はその平衡位置の近傍で振動しているが、マックスウエル・ボルツマン分布にもとずいた振動エネルギーの分散があるため、高い振動エネルギーを持った原子はその位置を換えてしまうほどになる。以下では、空孔拡散メカニズムを例にとって結晶中の不純物拡散を説明する。

空孔拡散メカニズムでは図3-23に示すように格子位置にある不純物原子は最隣接格子点に空孔が来たときのみ、その位置を入替える可能性がある。したがって、結晶格子中で不純物が移動する速さ、すなわち拡散速度は、空孔が不純物の隣にくる確率、すなわち空孔の存在量と、不純物が空孔へジャンプする確率との積に比例する。ここでは最初に、空孔拡散メカニズムに対する原子論的なアプローチにとって必須である空孔の存在量の見積もりを行い、その空孔濃度が温度とともにどのように変化するかを考えてみる。今、格子点位置にある n 個のシリコン原子を格子点からはずし、それを結晶表面に持ってゆくと、その結晶全体のギブスの自由エネルギーは、完全結晶の自由エネルギー G を用いて次式で表される。

$$G = G_0 + N E_f - T n S_v - T S_c \quad (3-53)$$

右辺第2項の E_f は、格子位置にあるシリコン原子の4本の結合手を切離し、その周囲の格子原子の電子を再配置するのに必要なエネルギーで、空孔の形成エンタルピーとよばれているものである。第3項の S_v は空孔導入による周辺原子の振動形態の変化に起因するエントロピーである。第4項は、通常の意味での配位エントロピーで、次のように表される。

$$S_c = K \cdot \ln \{ N! / n! (N-n)! \} \quad (3-54)$$

ここで、 N は全格子点数を表している。上の2式より、熱平衡状態、すなわち、系全体のエネルギーが最小となる条件は $\partial G / \partial n = 0$ より求められる。そのときの空孔のモル分率は

$$X_v = \exp(S_v / k) \exp(-E_f / kT) \quad (3-55)$$

で表される。この式より、空孔の存在量は形成エントロピー E_f が小さいほど、また、温度の上昇と共に指数関数的に増加することがわかる。

不純物の拡散を議論する上で重要な第2の因子は、不純物原子が隣接する空格子点に飛び込む頻度である。不純物原子は格子点位置のまわりで振動しているが、図3-24に示す隣接空格子に移るためには、1と2で表した原子の間の距離を押しひろげるためのエネルギーが必要になる。




図3-24. 原子が隣接格子点に移る時 (a) ~ (c)

ここで、不純物原子が、エネルギーのサドルポイント（ポテンシャルの鞍点）を乗越すのに要するエネルギーを ΔG_m とする。一般に熱平衡状態にある例では、原子同志の衝突による格子

に必要なエネルギー (d) ΔG_m

原子の熱振動エネルギーはマックスウエル・ボルツマン分布をしているので、 ΔG_m 以上のエネルギーを持った不純物原子の存在確率は $\exp(-\Delta G_m / kT)$ で表される。3次元空間での最隣接格子点数を Z 、格子点のまわりでの不純物原子の振動数を ν ($\sim 10^{13}$ /秒)としたとき、不純物原子が隣接する空格子点にジャンプする頻度 Γ は

$$\Gamma = X_v \cdot Z \nu \exp(-\Delta G_m / kT) \quad (3-56)$$

で表される。右辺の $X_V \cdot z$ は着目している不純物原子の最隣接位置に空孔の来る確率を表している。

以上で不純物の拡散速度を決定する2つの因子、空孔の存在量と隣接格子点でのジャンプ頻度が明らかになったので、次は、これらの因子とマクロ的に見た不純物の拡散係数との関係を求める。

今、隣接する2つの原子面A, Bを考える。A面の単位面積当たりの不純物濃度を n_A としたとき、A面の不純物がB面に移る速度 J_{AB} は次式で与えられる。

$$J_{AB} = (1/4) \Gamma n_A \quad (3-57)$$

右辺の $1/4$ は、1つの不純物のまわりに4つの等価な最隣接格子点のある事を表している。同様に、B面からA面に移る不純物原子は

$$J_{BA} = (1/4) \Gamma n_B \quad (3-58)$$

となるので、正味のA面からB面に移る単位時間当たりの不純物原子は、単位面積当たり次のようになる。

$$J = J_{A \rightarrow B} - J_{B \rightarrow A} = \frac{1}{4} \Gamma (n_A - n_B)$$

シリコン結晶の最隣接格子間距離は格子定数を a として $\sqrt{3}a/4$ で表わされるので、上で用いた単位面積当たりの不純物濃度 n_A, n_B と単位体積当たりの不純物濃度 C_A, C_B の間には次式がなりたつ。

$$n_A = \sqrt{3} a C_A / 4, \quad n_B = \sqrt{3} a C_B / 4 \quad (3-59)$$

したがって、

$$J = \sqrt{3} a \Gamma (C_A - C_B) / 16 = -\sqrt{3} a^2 \Gamma / 16 \cdot \partial C / \partial X \quad (3-60)$$

と書ける。このように、結晶内部に不純物濃度の差があれば、その濃度勾配に比例して、不純物原子は流れる。上式の $\partial C / \partial X$ の係数を不純物の拡散係数と呼び、 D で表す。

$$J = -D \partial C / \partial X \quad (3-61)$$

これが、フィックの第1法則である。拡散係数 D は先に議論したジャンプ頻度 Γ と最隣接格子点数 $z = 4$ を考慮すれば

$$D = \sqrt{3} a^2 X_V \nu / 4 \cdot \exp(-\Delta G_m / kT) \quad (3-62)$$

となる。このように、空孔メカニズムの場合の不純物の拡散係数は、空孔の存在確率 X_V と、不純物が格子原子の間にある隙間を押しひろげて通過する確率の積に比例する。また、不純物の拡散係数の活性化エネルギーは式(3-55)と上式より、

$$D = D_0 \exp(- (E_f + \Delta G_m) / kT) \quad (3-62)$$

すなわち、空孔の形成エネルギー E_f と、不純物が拡散する時に乗越えるべきポテンシャル障壁 ΔG_m との和になる。

通常、不純物原子の拡散を論ずる場合、この様な原子的アプローチで求めた E_f 、 ν 、 ΔG_m などを議論する事は少なく、もっとマクロ的な不純物の拡散係数 D だけを考える場合が多い。以下では、主にマクロ的な意味での不純物拡散についての議論を展開する。

(2) 外場下での不純物拡散

以上に示してきた例は一定の拡散係数を仮定し、しかも不純物の濃度勾配以外には、不純物拡散に寄与する何等かの場（例えば歪み場、電界等）が存在し無い場合を仮定していた。しかし、実際には、ポテンシャルに勾配の有る場合が多い。この様な時、不純物の流れの全量は、ポテンシャル勾配による流れと濃度勾配による流れとを加え合わせた式で表される。今、ポテンシャル場、 $U(x, y, z)$ の中を動く単一の粒子を仮定すると、ポテンシャルの勾配は粒子に次式で表される力 F を及ぼす。

$$F = -\nabla U \quad (3-63)$$

この様な、力が原子に作用すると、原子はこの力に比例したドリフト速度で動く。

$$v = \alpha F \quad (3-64)$$

ここで、不純濃度の差は化学ポテンシャルの差である事を考えると、式(3-63)で表わされる物理的なポテンシャル勾配と、化学的なポテンシャル勾配、すなわち不純物濃度勾配は等価であり、ある種の比例係数で結び付ける事が可能となる。この比例関係式をアインシュタインの関係と呼ぶ。

$$\alpha = D / kT \quad (3-65)$$

従って、力 F によって引き起こされる流速は、粒子の平均速度と単位体積あたりの粒子数の積になる。

$$J = C \cdot v = - (D \cdot C / kT) \cdot \nabla U \quad (3-66)$$

さらに、濃度勾配も共存する場合にはフィックの第1法則である式(3-61)を加えて

$$J = -D (\nabla C + C / kT \cdot \nabla U) \quad (3-67)$$

となる。また、上式を変形すると、

$$\partial C / \partial t = \nabla \cdot D (\nabla C + C / kT \cdot \nabla U) \quad (3-68)$$

となり、ポテンシャル勾配のある場でのフィックの第2法則が得られる。この様な、不純

物の拡散に大きな影響を及ぼすポテンシャルとしては、(1) 転位や析出物の周辺にある応力場や(2) 電位ポテンシャルの場合などがある。

次に、一例として電場による実効的な拡散係数の増加について述べる。シリコン基板中にドナーとなる原子を拡散すると、格子位置に入ったドナー原子は電子を放出する。一般にこの放出された電子の拡散係数はドナーイオンの拡散係数に比べ極めて大きいため、電子が先に基板の内部に拡散してゆき、後に取りのこされたドナーイオンとの間に空間電界Eが発生する。このとき、電子濃度Nを使ってその流速 J_n を表すと

$$J_n = -D_n \nabla n - n \mu_n E \quad (3-69)$$

となる。移動速度の大きな電子にとってみれば、不純物拡散は準平衡状態で進行すると考えて良いので、 $J_n = 0$ より、空間電界強度Eを求め、さらに、半導体中での電荷中性条件 $n = C + p$ と、正孔と電子に対する熱平衡条件である質量作用の法則 $np = n_i^2$ を用いて、電子濃度nをドナー濃度で表すと

$$n = (C + \sqrt{C^2 + 4n_i^2}) / 2 \quad (3-70)$$

となる。これを上式に代入すれば、式(3-25)を用いて、ドナーイオンの流速は

$$J = -D (\nabla C - C \nabla \ln(C/n_i)) \quad (3-71)$$

となる。したがって、実効的な不純物の拡散係数 $D_{eff} = D \{1 + (1 + 4(n_i/C)^2)^{-0.5}\}$ は、不純物濃度が真性キャリア濃度より低い時、すなわち、 $C < n_i$ のときには $D_{eff} = D$ であるが、逆に不純物濃度が非常に大きい時($C \gg n_i$)には $D_{eff} = 2D$ となり、不純物の拡散係数は見掛上2倍となる。この現象を定性的に説明すると、以下の様になる。すなわち、通常の熱拡散工程の温度では、シリコン基板中に真性キャリア濃度($10^{19}/\text{cm}^3$)に相当する正孔と電子が存在する[46]。したがって、真性キャリア濃度以下の不純物を拡散したとき、ドナー不純物とドナーから放出された電子との間で発生する電界は真性キャリア(電子、正孔)の再分布(スクリーニング)によって消滅する。しかし、真性キャリア濃度以上にドナー不純物を拡散した時には、もはやキャリアの再分布によって電界を消すことは出来なくなり、ドナー不純物の拡散を促す電界が残り、見掛上不純物の拡散係数が大きくなる。以下では、この電界項による増加量をhで表す。

$$h = 1 + ZC \left(\frac{\partial \ln(C/n_i)}{\partial C} \right) = 1 + \frac{C}{2n_i} \left[\left(\frac{C}{2n_i} \right)^2 + 1 \right]^{-1/2} \quad (3-72)$$

なお、この電界項による増加量hに大きな影響を及ぼす真性キャリア濃度 n_i は温度の関

数であり、その値を表3-6に示す。

温度 (°C)	真性キャリア濃度 (cm ⁻³)
1200	18.6 × 10 ¹⁸
1100	11.9 × 10 ¹⁸
1000	7.1 × 10 ¹⁸
900	3.9 × 10 ¹⁸
800	1.9 × 10 ¹⁸
700	0.9 × 10 ¹⁸

表3-6. 真性キャリア濃度の拡散温度依存性

(1) シリコン結晶中の不純物拡散のメカニズム

前節では、半導体中の不純物拡散の一般論を紹介したが、ここではその対象をシリコンに限定して、さらに詳細な不純物拡散のメカニズムについて議論する。

1. 1. ドーパント不純物の拡散。

前節でのべたように、シリコン結晶中の不純物拡散は空孔の濃度に比例する。一般に、空孔がシリコン基板の格子の中に入ると、周辺の4つのシリコン原子の不飽和結合手が繋ぎあって、空孔周辺の格子に歪が入る。この歪、すなわちヤン・テイラー (Jahn-Teller) 変型に伴うエネルギー変化はかなり大きく、空孔の準位は禁制帯の中に存在するようになる (図3-25参照)。 実験的には、V⁺ からV⁰、V⁻、V²⁻と、空孔による電子捕獲が進むにつれて、その禁制帯中でのエネルギー準位は上昇してくる[47][48]。このような荷電状態の空孔が存在すると、これらの空孔がシリコン基板に入ったドナーまたはアクセプタイオンとクーロン相互作用で結ばれ、対になって拡散してゆく現象がみられる。特に、ドナー不純物濃度の高い基板中では次に示す式によって荷電状態の空孔の濃度が増すので、この負の荷電状態にある空孔とドナーが相互作用しながら拡散してゆく割り合いが増加する。




図3-25. シリコン中の荷電空孔の化学的な結合状態とエネルギーレベル



この式を化学的平衡論にもとずいて書き直すと

$$K_e(T) = [V^-] / [V^0] n \quad (3-74)$$

となる。ここで $[V^x]$ は荷電状態 x の空孔濃度を表している。この結果、真性半導体 ($n \sim n_i$) 中の1価の熱平衡空孔濃度を C_i としたとき、 $n > n_i$ 時 (高濃度ドナー不純物拡散領域) の1価の空孔濃度 C は次式で表される。

$$C / C_i = n / n_i \quad (3-75)$$

さらに、不純物の拡散係数が空孔濃度に比例する事を考えると、 D_i を真性半導体中の1価の空孔を介した不純物の拡散係数として、高濃度不純物拡散領域での1価の空孔を介した不純物の拡散係数 D は

$$D^- / D_i^- = n / n_i \quad (3-76)$$

で表される。同様に2価の空孔を介した不純物拡散では、質量作用の法則を用いて、

$$D^{2-} / D_i^{2-} = (n / n_i)^2 \quad (3-77)$$

となるので、最終的な荷電状態をも含めた空孔を介した不純物の拡散係数は次式で与えられる[49]。

$$D = h \{ D_i + D_i^- (n / n_i) + D_i^{2-} (n / n_i)^2 + D_i^+ (p / n_i) \} \quad (3-78)$$

それぞれの D_i ($x = -2, -1, 0, +1$) は

$$D_i = D_0 \exp(-E_a / kT) \quad (3-79)$$

のようになる。この式より、高濃度不純物拡散層 ($p, n \gg n_i$) では真性半導体中よりも、不純物の拡散が異常に増速されることが分かる。どの荷電状態にある空孔が、不純物と対になるかは不純物の種類によって異なる。例えば、ボロンの場合には正の1価の空孔と対を作るが、Asの場合には負の1価、リンの場合には負の1価と2価の空孔と対を作る。参考のため、各荷電状態にある空孔を介して拡散して行く場合の拡散係数のPre-exponential factor D_0 と活性化エネルギー E_a の値を表3-7に示す。

Dopant	D_0^0 (cm ² /sec)	Q^0 (eV)	D_0^+ (cm ² /sec)	Q^+ (eV)
B	0.037	3.46	0.76	3.46
Al	1.385	3.41	2480	4.20
Ga	0.374	3.39	28.5	3.92
In	0.785	3.63	415	4.28
Tl	1.37	3.70	351	4.26
Theory	—	3.59	—	3.93

表3-7(a). P型不純物原子の拡散係数パラメータ

Dopant	D_0^+ (cm ² /sec)	Q_i^+ (eV)	D_0^- (cm ² /sec)	Q_i^- (eV)	D_0^{2-} (cm ² /sec)	Q_i^{2-} (eV)
N	0.05	3.65	---	---	---	---
P	3.85	3.66	4.44	4.00	44.2	4.37
As	0.066	3.44	12.0	4.05	---	4.32
Sb	0.214	3.65	15.0	4.08	---	---
Bi	1.08	3.85	396.0	4.12	---	---
Theory	---	3.59	---	3.67-4.18	---	4.13
Si self diffusion	0.015	3.89	16.0	4.54	10	5.1

表3-7(b). N型不純物原子の拡散係数パラメータ

また、各種不純物の真性条件 ($p, n \sim n_i$) での拡散係数 $D = D_i^+ + D_i^- + D_i^{2-} + D^+$ の温度依存性を図3-26に示す。






図3-26. 各種ドーパントの拡散係数 (a) 砒素、(b) アンチモン



(c) ボロン



(d) リン

3-3 高濃度不純物拡散

不純物を高濃度に拡散すると不純物は式(3-78)で示されるような濃度に依存した拡散係数を持つ。このため、不純物の分布は解析的な手段で求められるような簡単な形にはならない。以下では、この様な高濃度不純物拡散の濃度プロファイルの不純物の種類毎に詳しく述べる。

(1) ボロンの高濃度拡散

ボロンはシリコンデバイスの中でp型の不純物として一般的に広く用いられている。化学的な拡散源を用いてボロンをシリコン基板に拡散させると、図3-27に示




図3-27. シリコン中の高濃度ボロン拡散

すように、拡散係数一定の場合に予想される補誤差関数とまったく異なるプロファイルが

得られる。表面濃度 C_s が $2 \times 10^{19} / \text{cm}^3$ 以上の時、ボロンのプロファイルは次の多項式で近似出来る[50]。

$$C = C_s (1 - Y^{2/3}) \quad \text{ただし、} Y = x / x_j \quad (3-80)$$

この様な分布になるボロンの拡散係数 D_B は

$$D_B = D_i + D_i^+ (p / n_i) \quad (3-81)$$

で与えられる。このとき、 V^+ の禁制帯中でのエネルギー準位は価電子帯上 0.05eV である。上記で示したボロン原子の拡散係数は、ボロン濃度が $1.5 \times 10^{20} / \text{cm}^3$ までの濃度に対しててあてはまるが、それ以上になると、ボロンとシリコン原子の半径差による格子不整合に起因する歪み場の為、式(3-81)で示される程には拡散係数は大きくなる。さらに $3 \times 10^{20} / \text{cm}^3$ 以上のボロン濃度領域では、固溶限界を越えたボロンが析出して不動化する。ので、実効的な拡散係数はボロン濃度の増加とともに減少し始める。

逆に高濃度 n 型不純物層 ($p < n_i$) では、表 3-7 に示した様に、通常の拡散温度領域では $D_i^+ \gg D_i$ であるから、(3-81) 式で表わされる拡散係数は真性拡散係数 ($D_i + D_i^+$) の 1/10 にもなることがある。

(2) 砒素の高濃度拡散

シリコン中での高濃度 As ($C < 1 \times 10^{20} / \text{cm}^3$) の拡散係数は

$$D_{As} = h \{ D_i + D_i^- (n / n_i) \} \quad (3-82)$$

であらわされる。

また、通常の拡散温度条件 ($800^\circ\text{C} \sim 1200^\circ\text{C}$) 下では、表 3-7 より、 $D_i \sim D_i^-$ が成立するので、砒素の拡散係数、 D_{As} 、は次式で与えられる。

$$D_{As} = h D_i (1 + n / n_i) \quad (3-83)$$

さらに、 $n > n_i$ が成立つ高濃度不純物拡散領域では、(3-83) 式の右辺 () 内の 1 を省略してフィックの第 2 法則を適用すれば次のように近似出来る。

$$\frac{\partial C}{\partial t} = \frac{2D_i^- C_s}{n_i} \frac{\partial}{\partial x} \left(\frac{C}{C_s} \frac{\partial C}{\partial x} \right)$$

なお、拡散初期の全不純物原子がシリコン表面にデルタ関数的に存在すると近似出来る時には、拡散後の不純物分布は次に示すようなチェビシェフ (Chebyshev) の多項式で表される[51]。

$$C / C_s = 1 - 0.87Y - 0.45Y^2 \quad (3-85)$$

この様子を図 3-28 に示す。

一方、イオン注入量が少なく、 $n > n_i$ の条件が成立たなくなると、拡散不純物の分布はチェビシェフの多項式から外れてくる。この様な時には式(3-82)を用いて、フィックの第2法則を数値的に解いてその分布を求めなければならない。さらに、イオン注入量が減って、ピーク濃度が $n < n_i$ になると不純物の分布は拡散係数が一定と仮定したときと同様にガウス分布で表される。逆にAsの濃度を $5 \times 10^{20} / \text{cm}^3$ 以上にすると、一部のAs原子がクラスタ(微小なAs原子の集合)を構成し、活性化したAs原子の数、すなわち電子濃度は




図3-28. 高濃度砒素拡散時における砒素原子の分布

全As濃度より大幅に減少する現象が見られる。このクラスタは3つのAs原子が分子状に結合したものと考えられている[52]。

室温



上式に質量作用の法則を適用すると

$$K_{eq}(T) = [\text{As}_3^{2+}] / [\text{As}^+]^3 n \quad (3-87)$$

となる。実験データより、この K_{eq} は $1.26 \times 10^{-70} \exp(2.06 \text{eV}/kT) \text{cm}^{-9}$ となる。

熱処理温度では電子濃度は $n = [\text{As}^+] + 2[\text{As}_3^{2+}]$ で表されるが、室温では、(3-86)式で示した様に As_3 は電子2個を捕獲して中性化する為、電子濃度 N は $N = [\text{As}^+]$ となる。このモデルを用いると、全As濃度(活性化したAsクラスタと形成したAs濃度の和) N_T と電子濃度 n の関係は次式で与えられる。

$$N_T = [\text{As}^+] + 3[\text{As}_3^{2+}] = \frac{N + K_{eq}N^4}{1 - 2K_{eq}N^3} \quad (3-88)$$

$$n = [\text{As}^+] + 2[\text{As}_3^{2+}] = N + \frac{2K_{eq}N^4}{1 - 2K_{eq}N^3} \quad (3-89)$$

したがって、場所の関数としての全As濃度 N_T が分かれば式(3-88)より、 N が求まり、ひきつづいて、この値を(3-89)に代入すれば電子濃度が求まる。これを式(3-82)に代入してAsの拡散係数が分かる。なお、クラスター化した砒素原子は不

動化してAsの拡散には寄与しないので、実効的な拡散係数はAs濃度の増加とともに減少してくる。この様子を図3-29に示す。

(3) リンの高濃度拡散

高濃度のリン拡散プロファイルの異常については、はやくから研究が進められており、図3-30に示す様に、その分布は表面付近の高濃度領域では、かなり平坦で、低濃度領域との間には分布の折れ曲り（キंक）がみられる。このように高濃度リン拡散プロファイルは上にのべたボロンや砒素とは異なり、かなり、複雑な様相を呈している。

リン原子がシリコン基板中に入ると、リン原子と2価の負の空孔 V^{2-} とが反応する[53]。



上式に質量作用の法則を適用すると、 $P^+ V^{2-}$ のリン原子と空孔の対の濃度 C_{PV} はシリコン表面で次の様になる。

$$C_{PV} / C_{PV}^i = n_s^3 / n_i^3, \quad (3-91)$$

ここで、 n_s はシリコン表面での電子濃度、また、 C_{PV} は真性状態における $P^+ V^{2-}$ の濃度を表している。この $P^+ V^{2-}$ のリンと空孔対は、表面近くの平坦な高濃度領域を通りすぎ、急激に不純物が低下する領域に入って、フェルミ準位が伝導帯から0.11eV以上離れると、 $P^+ V^{2-}$ は分解しはじめる。しかし、 $P^+ V^-$ の結合エネルギーのほうが $P^+ V^{2-}$ の結合エネルギーより、0.3eV低




図3-29. 砒素原子の拡散係数の不純物濃度依存性





図3-30. 高濃度リン原子拡散時の分布

いので $P^+ V^{2-}$ は直接分解するより、むしろ次の式で示す分解のほうが優勢となる。



また、フェルミ準位が伝導帯から 0.11eV 下がった時の電子濃度を n_e とすると

$$n_e(T) = 4.65 \times 10^{21} \exp(-0.39\text{eV}/kT) \quad (3-93)$$

となる。この位置で、式 (3-92) にもとずいて $P^+ V^{2-}$ から $P^+ V^-$ を経て生成した V^- の濃度は、質量作用の法則より、

$$C_{V^-}/C_{V^{2-}} = (n_i/n_e)^2 (C_{PV^-}/C_{PV^{2-}}), \quad (3-94)$$

となる。さらに、直接 $P^+ V^{2-}$ が分解して生成した V^- が電子を放出することによっても V^{2-} が形成されるので、キंकの発生位置での V^- の濃度は、 $P^+ V^{2-}$ からの寄与と $P^+ V^-$ からの寄与を加えて、次式で与えられる。

$$\frac{C_{V^-}}{C_{V^{2-}}} = \frac{C_{V^{2-}} - n_i}{C_{V^{2-}} - n_e} + \frac{C_{PV^-}}{C_{PV^{2-}}} \left(\frac{n_i}{n_e} \right)^2 \exp\left(\frac{0.3\text{eV}}{kT} \right). \quad (3-95)$$

なお、右辺の第2項の指数関数は $P^+ V^-$ の結合エネルギーが $P^+ V^{2-}$ より 0.3eV 低い事によって付加したものである。したがって、低濃度領域 (Tail region) では1価の負の空孔が上式で示されるように増加するので、この領域でのリン原子の拡散係数 D_{tail} は

$$D_{\text{tail}} = D_i^+ + D_i^- \frac{n_s^3}{n_e^2 n_i} [1 + \exp(0.3\text{eV}/kT)] \quad (3-96)$$

で表される。このように、高濃度リン原子拡散時のTail領域のリンの拡散係数は表面の電子濃度と強い相関を持っている事に注意しなければならない。一方、表面近傍の高濃度領域では、実験的にも確かめられている様に、拡散係数は電子濃度の2乗に比例している。

$$D_p = h \{ D_i + D_i^{2-} (n/n_i)^2 \} \quad (3-97)$$

以上の拡散係数と電子濃度の関係を図3-31に示す。注目すべき点は、均一濃度の基板内のリン拡散の場合には、拡散係数は電子濃度と共に単調に増加するが、表面から高濃度にリンを拡散した時には低濃度 (Tail) 領域で式 (3-96) で示す様な異常な拡散係数となることである。




図3-31. リン原子の拡散係数と電子濃度との関係

(5) 高濃度不純物領域におけるクラスタ効果

非常に高濃度に不純物を拡散した領域では、電氣的に不活性な不純物原子同志が結合してクラスタを形成することは先に述べた。このときのクラスタを構成する不純物原子の数については今なお明確ではないが、実験的には次ぎに示す式で表現される。

$$C = N + rK(T)N^r \quad (3-98)$$

ここでCは全不純物濃度、Nはその中で電氣的に活性化している不純物量を表している。この表現の中でrは一つのクラスタを構成する不純物原子の数であり、K(T)は平衡定数である。

砒素のクラスタに関しては、2~4の原子で一つのクラスタを構成しているが、リンについては、3、また、ボロンに関しては12個の原子が1個のクラスタを作っていると考えられている。

(6) イオン注入層における増速拡散

イオン注入後の不純物分布をシミュレーションしていく上で、重要なことは、イオン注入によって導入された格子欠陥のアニール過程を正確におさえておくことである。特に、イオン注入によって発生した格子欠陥と不純物は相互作用する為、注入直後はSi空孔や格子間Si原子を介した増速拡散がみられる。以下ではこの増速拡散現象をボロンイオン注入を例にとって述べる。

イオン注入によって生じた非晶質層の再結晶化は、800°C以上の熱処理の場合、数秒以内に完了する。しかし、この再結晶化過程で損傷層から放出されたSi空孔はボロン原子と結合し、電氣的に不活性なBV対を形成する。この後再結晶化したSi中をBV対が拡散しながら時定数 τ で分解してゆくと考えれば、



上記現象は、以下の様な式で表される。

$$\frac{\partial C_B}{\partial t} = D_B \frac{\partial^2 C_B}{\partial x^2} + \frac{C_{BV} - k_0 C_B C_V}{\tau} \quad (3-100)$$

$$\frac{\partial C_V}{\partial t} = D_V \frac{\partial^2 C_V}{\partial x^2} + \frac{C_{BV} - k_0 C_B C_V}{\tau} \quad (3-101)$$

$$\frac{\partial C_{BV}}{\partial t} = D_{BV} \frac{\partial^2 C_{BV}}{\partial x^2} - \frac{C_{BV} - k_0 C_B C_V}{\tau} \quad (3-102)$$

ここで、添字のB, V, BVはそれぞれボロン、Si空孔、BV対を表している。

実際にイオン注入した後の工程をシミュレーションする場合、(3-100)~(3-102)式を連立して解けばよい。なお、計算する場合の初期条件は、

$$C_B(x)=0 \quad (3-103)$$

$$C_{BV}(x)=\text{as implanted boron profile}$$

である。

但し、高濃度にイオン注入した場合や低温アニールの場合には上記の式以外にボロンの析出や転位に捕獲されるボロンの影響も考慮した式を用いなくてはならない。

3. 4. 結言

本章では、酸化、イオン注入、不純物拡散など、すでに集積回路製造プロセスとして確立している工程を対象として、プロセスシミュレーション技術実用化の鍵を握る各プロセス工程の物理モデルを解析した。

酸化工程に対しては、Deal-Groveのモデルを改良して、高濃度不純物拡散層の酸化も扱えるようにしたHoのモデルがプロセスシミュレーションに最適であることを示した。更に、2次元の酸化形状が重要になるLOCOS工程やトレンチ構造については、まだ定量的にシミュレーションし得るモデルはない。また、酸化に関連した現象として、シリコン-酸化膜界面における不純物の再分布はシリコン中の不純物分布を論ずる上で極めて重要なポイントであることを示した。

イオン注入工程に関しては、まだ解決されていない点が多いものの、LSS理論の4次のモーメントまで取り入れたPearson IV分布が深さ方向の注入不純物分布を比較的正確に表すことが判った。また、注入イオンの一部は低指数結晶軸方向にも散乱され、チャネリング現象を起こすため、上記のPearson IV分布には指数関数的なTailが付加される。また、マスクの窓を通してイオン注入を行う場合のプロファイルとしては、深さ方向の分布に横方向のガウス分布項を付加することによって正確に表現出来る。

不純物拡散工程に関しては、空孔を経由した拡散モデルが広く一般に受け入れられている。本章では、プロセスシミュレータで用いるべき空孔拡散モデル（ボロン、燐、砒素）について考察した。

参考文献

- [1] N. Cabrera and N. F. Mott, *Rep. Prog. Phys.*, 12, 163 (1949)
- [2] B. E. Deal and A. S. Grove, *J. Appl. Phys.*, 36, 3770 (1965)
- [3] B. E. Deal, *J. Electrochem. Soc.*, 125, 576 (1978)
- [4] R. Ghez and Y. J. Van der Meulen, *J. Electrochem. Soc.*, 119, 1100 (1972)
- [5] C. P. Ho and J. D. Plummer, *J. Electrochem. Soc.*, 126, 1516 (1979)
- [6] C. P. Ho, J. D. Plummer, J. D. Meindl and B. E. Deal, *J. Electrochem. Soc.*, 125, 665 (1978)
- [7] W. A. Tiller, *J. Electrochem. Soc.*, 128, 689 (1981)
- [8] F. J. Morin and J. P. Maita, *Phys. Rev.*, 96, 28 (1954)
- [9] C. P. Ho and J. D. Plummer, *J. Electrochem. Soc.*, 126, 1523 (1979)
- [10] E. A. Irene and D. W. Dong, *J. Electrochem. Soc.*, 125, 1146 (1978)
- [11] J. R. Ligenza, *J. Phys. Chem.*, 65, 2011 (1961)
- [12] C. P. Ho, Stanford Electronics Lab., Tech. Rep., No. 4970-2, 1978
- [13] S. M. Sze, in *Physics of Semiconductor Devices*, Wiley-Interscience, New York, pp. 473, 1969
- [14] W. A. Pliskin, *IBM J.*, 10, 198 (1966)
- [15] R. J. Kriegler, Y. C. Cheng and D. R. Colton, *J. Electrochem. Soc.*, 119, 388 (1972)
- [16] A. G. Revesz and R. J. Evans, *J. Phys. Chem. Solids*, 30, 551 (1969)
- [17] F. N. Schwetmann, K. L. Chiang and W. A. Brown, Spring Meeting of ECS, Abstract No. 276 (1978)
- [18] 谷口研二、竹内幸雄、半導体トランジスタ研究会資料；SSD 77-23, 1977
- [19] D. Chin, S. Y. Oh, S. M. Hu, R. W. Dutton and J. L. Moll, *IEEE Trans. Electron Devices*, ED-30, (1983)
- [20] E. P. EerNisse, *Appl. Phys. Lett.*, 35, 8 (1979)
- [21] H. Matsumoto and M. Fukuma, *IEEE Trans. Electron Devices*, ED-32, 132 (1985)
- [22] C. Stettler, P. Weiss, J. M. Moret and H. Luginbuehl, 4th Int. Conf. on NASECODE, Dublin, Ireland, June 19-21, 1985
- [23] L. Borucki and J. Slinkmann, 4th Int. Conf. on NASECODE, Dublin, Ireland, June 19-21, 1985

- [24] A. Poncet, IEEE Trans. Computer-Aided Design, CAD-4, 41 (1985)
- [25] D. B. Kao, J. P. McVittie, W. D. Nix and K. C. Saraswat, IEDM Tech. Digest, pp388 , 1985
- [26] J. W. Colby and L. E. Katz, J. Electrochem. Soc., 123, 409 (1976)
- [27] R. B. Fair and J. C. C. Tsai, J. Electrochem. Soc., 125, 2050 (1978)
- [28] D. Fuoss and J. A. Topich, Appl. Phys. Lett., 36, 275 (1980)
- [29] A. S. Grove, O. Leistiko and C. T. Sah, J. Appl. Phys., 35, 2695 (1964)
- [30] S. A. Schwarz, R. W. Barton, C. P. Ho and C. R. Helms, J. Electrochem. Soc., 128, 1101 (1981)
- [31] J. Lindhard, M. Scharff and H. E. Schiott, Mat. Fys. Medd. Dan. Vid. Selsk. 33, 14 (1963)
- [32] G. Moliere, Z. Natureforsch, 2a, 133 (1947)
- [33] M. Born and J. E. Mayer, Z. Phys., 75, 1 (1932)
- [34] J. F. Ziegler, J. P. Biersack and U. Littmark, Proc. Int. Ion. Engineering Congress-I SIAT'83, 1983 pp1861
- [35] O. B. Firsov, Sov. Phys. -JETP 9, 1076 (1959)
- [36] J. W. Mayer, L. Eriksson and J. A. Davies, Ion Implantation in Semiconductors; Si and Ge (Academic Press, New York) 1970
- [37] I. Cheshire, G. Dearnaley and J. M. Poate, Phys. Lett., 12, 129 (1964)
- [38] F. H. Eisen, Can. J. Phys., 46, 561 (1968)
- [39] J. F. Gibbons and S. Mylroie, Appl. Phys. Lett., 22, 568 (1973)
- [40] W. K. Hofker, Philips Res. Rep., 8, 41 (1975)
- [41] K. B. Winterborn, P. Sigmond and J. B. Sanders, Mat. Fys. Medd. Dan. Vid. Selsk, 37, 1 (1970)
- [42] H. Ryssel and Hoffmann, in Process and Device Simulation for MOS-VLSI circuits, pp125, The Hague: Martinus Nijhoff 1983
- [43] S. Furukawa, H. Matsumura and H. Ishiwara, Jpn. J. Appl. Phys., 11, 134 (1972)
- [44] J. F. Gibbons, Proc. IEEE, 55, 295 (1968)
- [45] B. Tuck, in Introduction to Diffusion in Semiconductors, IEE Mono. Ser. London, 16, 119 (1974)

- [46]R. B. Fair, in Silicon Integrated Circuits Part B, edited by D.Kahng, Academic Press pp1, 1981
- [47]G. D. Watkins, Inst. Phys. Conf. Ser., 16, 228 (1973)
- [48]G. D. Watkins, in Lattice Defects in Semiconductors, 1974, pp1 (1975)
- [49]D. Shaw, Phys. Status Solidi B, 72, 11 (1975)
- [50]R. B. Fair, J. Electrochem. Soc., 122, 800 (1975)
- [51]Y. Nakajima, S. Ohkawa and Y. Fukukawa, Jpn. J. Appl. Phys., 10, 162 (1971)
- [52]M. Y. Tsai, F. F. Morehead and J. E. E. Baglin, J. Appl. Phys., 51, 3230 (1980)
- [53]R. B. Fair and J. C. C. Tsai, J. Electrochem. Soc., 124, 1107 (1977)

4. プロセス・シミュレータ (TOPICS)

4-1. プロセスシミュレータ (TOPICS) の構成

このシミュレータ[1]の構成は図4-1に示すようにメインプログラムと5つの大きなサブプログラムから成立っている。これらのサブプログラムは(1)最初に計算する領域を設定する初期化プログラム、(2)プロセス工程を計算機上で再現するイオン注入、酸化拡散、堆積およびエッチング工程のプログラム、(3)計算した結果を表示する出力プログラムである。




図4-1. プロセスシミュレータ (TOPICS) の概念構成図

・初期化プログラム
用いるシリコン基板の情報 (面方位、基板不純物の種類と濃度)、計算する領域と格子点間

の距離などを入力し、プロセス・シミュレータを初期設定するプログラムである。

・プロセス工程プログラム

入力データはLSI製造プロセス・シーケンスであり、イオン注入、酸化拡散、CVD、エッチングの各工程が取扱える。

なお、入力データは4文字からなるキー・ワード法を用いる。また、このキー・ワードの内容は、以下のものを含んでいる。

イオン注入：イオン種、ドーズ量、加速電圧

酸化拡散：酸化雰囲気、温度、圧力、時間

CVD：マスク寸法、堆積膜厚、エッチング膜厚

・出力プログラム

これは、ライン・プリンタへの出力とCRT画面へのグラフィック出力を制御するプログラムである。この出力内容は、素子の仕上がり形状 (酸化膜厚、チャンネル寸法、接合深さ) と各格子点での不純物濃度である。

表4-1に入力フォーマットの例を示す。このプログラム (TOPICS) では、効

率のよいシミュレーションを行うためにデバイス構造の中での対称性を生かして領域を細かく分解し、境界線上で鏡映対称条件を設定して計算している。例えば、図4-2に示すような場合には、3つの領域、すなわちMOSキャパシタ、拡散層、MOSFETに分割し、それぞれ

```

100  DX=0.04 , CONC=5E15
110  IMPL , MASK=1.2 ,
120  ELEM=B , AKEV=120 , DOSE=1E13
130  OXID , MASK=1.2 ,
    PRESS=1.0 , TIME=4.5 , TEMP=1000
    ANNEAL ,
    TIME=1.0 , TEMP=950
  
```

表4-1. プロセスシミュレータ(TOPICS)の入力フォーマット

の領域を鏡映対称線で更に細かく分け、その小さな領域の中でのみプロセスシミュレーションを行っている。さらに、デバイス特性を計算する場合には、プロセス・シミュレーションした片面の不純物分布を鏡映対称線で




図4-2. 2次元プロセスシミュレータにおける計算領域

反転してデバイス領域全体の不純物分布を得て、それをデバイスシミュレータに転送するようになっている。

4. 2. プロセスモデル

前節で述べた各プロセス工程のモデルを基に、このプログラム(TOPICS)中で用いられている主要プロセスモデルの概要を次に示す。

・イオン注入モデル

このプログラムでは、イオン注入法が不純物の唯一の導入方法として用いられる。

イオン注入後の不純物分布は次式の様なガウス分布を仮定している。

$$C(y) = Q / \sqrt{2\pi\Delta R_p} \cdot \exp\left\{-\frac{(y-R_p)^2}{2\Delta R_p^2}\right\} \quad (4-1)$$

更に、酸化膜を介してイオン注入を行う場合の不純物分布の計算には次の様な仮想的な射影飛程 R_{p2} とその標準偏差 ΔR_{p2} を仮定した[2]。

$$R_{p2} = Z_0 + (\Delta R_{p2} / \Delta R_{p1}) \cdot (R_{p1} - Z_0) \quad (4-2)$$

$$\Delta R_{p2} = \Delta R_{p1} \quad (4-3)$$

ここで R_{p1} と ΔR_{p1} は酸化膜中にイオン注入した時の射影飛程とその標準偏差である。また ΔR_{p2} は Si 基板中での射影飛程の標準偏差、 Z_0 は酸化膜の厚さである。

更に、図 4-3 の様に拡散の窓を通して不純物を選択的にイオン注入するモデルとしては次の様な式を用いている。

$$N(x, y, z) = \frac{N}{\sqrt{2\pi} \langle \Delta R_P \rangle} \exp \left\{ -\frac{(z - \langle R_P \rangle)^2}{2 \langle \Delta R_P^2 \rangle} \right\} \left\{ \frac{1}{\sqrt{\pi}} \operatorname{erfc} \left(\frac{x-a}{\sqrt{2} \langle \Delta X \rangle} \right) \right\} \quad (4-4)$$

すなわち、深さ方向にはガウス分布を仮定しているが、横方向に関してはマスク端部から離れるにしたがって注入された不純物分布が補誤差関数的に減少するとした。

なお、深さ方向の不純物分布のばらつき ΔR_p に対する横方向の拡がり ΔX の比は注入するイオン種とエネルギーの関数である。このプログラム (TOPICS) の中では古川 [3] の行った理論的な計算結果をテーブルの形で持っており、必要に応じて線形補間法によって任意のエネルギーでの ΔX を

計算している。この横方向のイオン注入の拡がり ΔX は、特に質量の小さなイオン、例えばボロンの様な注入種の場合に大きくなる。

・酸化モデル

このプログラムでは、シリコンの酸化モデルとして良く知られている Deal and Grove の式 [4] を用いている。

$$Z_0^2 - Z_i^2 + A \cdot (Z_0 - Z_i) = B t \quad (4-5)$$

ここで Z_0 は酸化膜厚であり、 Z_i は $t=0$ での初期酸化膜厚である。また、 B と B/A はそれぞれ放物および線形酸化速度定数とよばれているものである。なお、 B の値に関する結晶面方位依存性は取り入れる必要はないが、 B/A に対しては (111) 面の方が (100) 面に比べて 1.68 倍大きな値となっている。[5]。




図 4-3. 注入窓を通した不純物分布

なお、(4-5)式で使われている初期酸化膜厚、 Z_i 、に関してはすでに実験から明らかのようにウェット酸素雰囲気では $Z_i = 0 \text{ \AA}$ 、であるがドライ酸素雰囲気中では次の様な実験式を用いた。

$$Z_i = 6 \times 10^{-3} \exp(-0.88 \text{ eV} / kT) \text{ cm} \quad (4-6)$$

また、酸化工程の中でも2次元形状が重要となるのはLOCOS工程である。この工程では、既に前節で述べたように、“Bird's Beak”が窒化膜の端から下地酸化膜を通して横方向に伸び、それがLSIの微細化の大きな弊害になっている。したがってこの横方向酸化をモデル化して、それを2次元のプロセスシミュレータに導入する事はプロセスシミュレーションの精度を高めるためには必須である。しかし、このBird's Beakの形状を正確にシミュレーションする事は極めて難しい。すなわち、図4-4に

示すようにLOCOS工程後の横方向酸化形状に影響を与えるものとしては、窒化膜のストレスと酸化膜の粘性[6]、ホワイト・リボンの効果[7]、シリコン-酸化膜界面での色々な面方位に対する酸化速度[8]などがあり、しかも、現在の処まだ定

量的に押えられていないので、横方向酸化(Bird's Beak)を正確にシミュレーション出来る段階ではない。実際のLOCOS工程を経た試料の断面の形状は図4-5

に示すように、プロセス条件にかかわらず、概略元のシリコン基板表面から45度傾斜した形状で近似出来る。したがってこのプログラム(TOPICS)では、酸化時間や酸化膜厚にかかわらずシリコン-酸化膜界面は45度傾斜したまま、横方向に進行していくものと仮定した。




図4-4. LOCOS工程後の横方向酸化膜形状




図4-5. TOPICSにおけるLOCOS形状の取り扱い

・不純物拡散モデル

現在、シリコン中の不純物拡散は、不純物が空孔や格子間シリコン原子と相互作用するモデルで説明されている。しかし、このプログラムでは、中性と1価に帯電した空孔のみが不純物拡散に寄与するものとして次の様な拡散の式[9]を用いている。

$$D = D_i (1 + \beta f) / (1 + \beta) \quad (4-7)$$

ここで、 D_i は真性の拡散係数であり、 f はn型ドーパントで n/n_i 、p型ドーパントでは p/n_i である。なお、 n_i は酸化温度での真性キャリア濃度で、表3-6に示す値をもっている。また、 β は拡散温度の関数であるがまだ確定的な値は判っていない。そこでこのプログラムでは、酸化温度に関係なく、ボロンでは $\beta = 3$ 、ヒ素では $\beta = 100$ を用いている。また上の式は色々な不純物を同時に拡散した場合にも適用できる。すなわち、P基板に、高濃度Asを拡散した領域では $n \gg n_i$ となり、(4-7)式に基ずくAsの拡散係数は大幅に増加するが、 $p \ll n_i$ であるため基板のボロンの拡散係数は非常に小さくなる。

更に、高濃度不純物拡散の場合に考慮すべきパラメータとして電界加速係数 η がある。このプログラムには(4-7)式にこのパラメータ η を掛けて実際の不純物拡散係数として用いている。

・酸化雰囲気中での不純物拡散

良く知られているように酸化雰囲気中での不純物の拡散係数は非酸化性雰囲気中に比べて大きく異なっている。この酸化性雰囲気における拡散係数の変化は、不純物拡散が単に空孔濃度だけではなく、格子間シリコン原子濃度にも関係していることを示唆している。

実験によればこの酸化雰囲気中での不純物拡散係数は酸化速度、 dZ_0/dt 、シリコン-酸化膜界面からの距離、 y 、さらには酸化温度、 T 、の関数である[10]。

$$D = D_i + F (dZ_0/dt)^{0.3} \exp(-y/25\mu m) \quad (4-8)$$

シリコン基板に(100)面を用いた時の右辺第二項のFの値は(111)の約3倍程度である。この現象は次の表面キックモデルで説明されている[11]。すなわち、シリコン-酸化膜界面で発生した格子間シリコン原子が表面付近で移動している間に表面のキックに捕獲され、表面での格子間シリコン原子の量が減少する現象である。このため、表面キックの多い(111)面で拡散係数が小さくなり、(100)面では拡散係数が大きくなる。

またLOCOS工程の様な場合には、単にシリコン-酸化膜界面から垂直方向に格子間シリコン原子が拡散してゆくばかりでなく、横方向にも拡散してゆき、酸化膜の端部近傍

でのOED効果が認められる。最近、この横方向OED効果の実験結果が報告され、横方向のOED効果は窒化膜端から指数関数的に減少し、しかもこのDecay Lengthは垂直方向に比べて極めて小さく、概略 $2\mu\text{m}$ 程度であることが判った[12]。したがって、このプログラムではLOCOS工程の不純物の拡散係数として、窒化膜端部からの距離を x として、(4-8)式の右辺第2項に $\exp(-x/2\mu\text{m})$ を掛けたものを用いている。

・シリコン-酸化膜界面での不純物の再分布

このシリコン-酸化膜界面での不純物の再分布は酸化雰囲気中での不純物分布を正確に計算する上で必須である。酸化膜とシリコン基板の間での不純物の再分布は両物質(シリコン、酸化膜)中における不純物の化学ポテンシャルが一致する様に不純物が移動する現象である[13]。この様な場合、界面の両側での不純物の濃度は次のような偏析係数でもって関係づけられる。

$$C^* = kC \quad (4-9)$$

ここで C^* はシリコン-酸化膜界面における酸化膜側、また C はシリコン基板側での不純物濃度である。また、酸化膜中での不純物拡散は非常に小さいので、このプログラムでは酸化膜中の不純物拡散を無視している。

4.3. 数値計算法

ここではX軸をシリコン基板の表面にとり、Y軸はこのX軸に垂直でしかもシリコン基板内部に向かって正になるように座標系をとっている。なお、このプログラムで取り扱っている2次元不純物拡散の計算にはZ方向の不純物分布が一定である事を仮定している。

不純物分布の計算にはX方向に60、またY方向に50の正方形メッシュを用いている。解くべき方程式は次のようなフィックの第




図4-6. TOPICSにおける格子点の設定

2法則である。

$$\frac{\partial C}{\partial t} = \frac{\partial}{\partial x} \left(D \frac{\partial C}{\partial x} \right) + \frac{\partial}{\partial y} \left(D \frac{\partial C}{\partial y} \right) \quad (4-10)$$

般に、上の式は任意の不純物分布Cに対して、解析的には解けない。したがってここでは差分法を用いて数値的に解いている。

各格子点上の不純物濃度 C_{ij} と、各格子点の midpoint で定義した拡散係数Dを用いて(4-10)式を差分化している。この様子を図4-6に示す。

各格子点の回りに拡散方程式を差分化して展開すると次の様になる。

$$\begin{aligned} \frac{C_{ij}^{n+1} - C_{ij}^n}{\Delta t} = & \frac{D_{i,j-1/2}}{(\Delta y)^2} C_{i,j-1}^{n+1} + \frac{D_{i-1/2,j}}{(\Delta x)^2} C_{i-1,j}^{n+1} - \left\{ \frac{D_{i,j-1/2} + D_{i,j+1/2}}{(\Delta y)^2} \right. \\ & \left. + \frac{D_{i-1/2,j} + D_{i+1/2,j}}{(\Delta x)^2} \right\} C_{ij}^{n+1} + \frac{D_{i+1/2,j}}{(\Delta x)^2} C_{i+1,j}^{n+1} + \frac{D_{i,j+1/2}}{(\Delta y)^2} C_{i,j+1}^{n+1}. \end{aligned} \quad (4-11)$$

の様な差分方程式を解くには幾つかの方式があるが、ここでは収束安定性の優れた陰解法を用いた。

すべての格子点(60×50)に対して上の式を書き直すと次の様な3000行3000列のマトリックス方程式が得られる。

$$[M] [C_{N+1}] = -\frac{1}{\Delta t} [C_N] \quad (4-12)$$

ここで[M]は対角線上の5本のバンド要素以外ゼロである非常に過疎な行列である、また、 $[C_{n+1}]$ と $[C_n]$ は各格子点での不純物濃度ベクトルである。添字のn+1は時刻 t_{n+1} のこれから求めようとする未知の数であることを表わし、添字nは既知の不純物濃度であることを示している。

この様な3000個の未知数を含む線形方程式を解く方法としてはガウスの直接消去法と反復法などがあるあるが、ここでは計算の効率化の優れたStone反復法[14]を用いて計算している。

不純物拡散の数値計算法には、こ




図4-7. TOPICSにおける境界条件の設定

れ以外にも、境界条件の設定が非常に重要である。図4-7に示すようにシミュレーションする領域の左右の境界では、デバイスの鏡映対称性を利用し、不純物の出入りのない、 $dC/dX=0$ を仮定した。シミュレーション領域最下部での境界では、不純物濃度は基板の不純物濃度と一致させている。最後に、領域最上部の境界（シリコン-酸化膜界面）は次のように取扱っている。

シリコンが酸化されると、シリコン-酸化膜界面はシリコン基板内部に移動してゆき、酸化膜が成長してゆく。この様に界面が移動してゆく状況下での不純物の再分布を計算する事は複雑である。

例えば、シリコン-酸化膜界面で $m \cdot dZ_0$ のシリコン基板が dZ_0 の酸化膜に変化したとき、元の薄いシリコン基板に含まれている不純物の量は $C(x, y, t-dt) \cdot m \cdot dZ_0$ である。また、酸化膜成長後に酸化膜に含まれる不純物の量は $C^*(x, y, t) dZ_0 = C(x, y, t) \cdot k \cdot dZ_0$ である。ここで、 m は成長した酸化膜厚に対する消費された基板膜厚の比で、シリコンの場合、 $m=0.44$ である。これら2つの量の差が、時間 dt の間にシリコン-酸化膜界面からシリコン基板中に流れていく不純物量に相当する。従って、上に述べたようにシリコン-酸化膜界面での不純物の再分布を式に表わすと、次のようになる。

$$(K \cdot C_{i,j}^{n+1} - m \cdot C_{i,j}^n) \frac{dZ_0}{dt} = D_{i,j} \frac{C_{i,j+1}^{n+1/2} - C_{i,j}^{n+1/2}}{\Delta X} \quad (4-13)$$

$$k \approx 50, \quad \text{for arsenic}$$

$$k = \begin{cases} 65.2 \exp(-0.66 \text{ eV}/kT) \text{ wet O}_2, \\ 13.4 \exp(-0.33 \text{ eV}/kT) \text{ dry O}_2, \end{cases} \quad \text{for boron}$$

LOCOS工程のシミュレーションに於てはシリコン-酸化膜界面が基板表面と45度の角度を成して移動すると仮定し、しかも、LOCOS工程での酸化時間ステップはシリコン-酸化膜界面が丁度格子点上に来る様に調整しているので、LOCOS工程の最後のステップを除いて界面は常に格子点上にある（図4-8参照）。しかし、LOCOS工程の最後の時間ステップではシリコン-酸化膜界面が必ずしも格子点に来るとは限らないので新たなシリコン-酸化膜界面を設定した。また、LOCOS工程後の非酸化性雰囲気中でのアニールでは不純物濃度は、シリコン-酸化膜界面で、鏡映反転対称を仮定している。

界面上の各点での酸化速度はその位置に既に存在するY方向の酸化膜厚によってコントロールされていると仮定し、酸化膜中での酸化剤の横方向の拡散は無視している。

4. 4. 実験との比較

上の節では2次元の不純物拡散をシミュレーションするのに必要な基本的な数値計算法について述べた。ここでは、開発したプロセスシミュレータ(TOPICS)の精度を調べるために一例としてLOCOSプロセスを取り上げ、そのチャンネル・ストップ不純物の横方向拡散の実験と計算の比較に就いて評価した。

実験ではLOCOS法で作成した小さな寸法幅の n^+ 拡散層における電気的な容量(キャパシタンス)を測定した。

用いた製造プロセスは以下の通りである。最初に、 $10\Omega\text{cm}$ の比抵抗をもったP型(100)シリコン基板をドライ酸素雰囲気に入れ、 300A の下地酸化膜を形成した。この後、 800°C で $0.3\mu\text{m}$ の窒化膜を堆積し、その後、ホット・リソグラフィ工程を経て窒化膜をパターンニングし、フィールド領域にボロン・イオンを 70KeV で $1\times 10^{13}\text{cm}^{-2}$ 注入する。この時のボロン・イ

オンの2次元的な分布を図4-9に示す。続いて、 1000°C のウエット雰囲気中で約4.5時間フィールド酸化を行う。このウエット酸化の後、窒化膜と下地酸化膜を除去する。このときのLOCOS端部における注入ボロン原子の2次元的な分布を図4-10(a)に示す。また図4-10(b)にはそのプロファイルの3次元的な鳥瞰図を示している。この

図から解る様にLOCOS端部に於て明らかにボロン不純物が横方向に拡散している様子が判る。

続いて、 1000°C のドライ酸素雰囲気中でゲート酸化を行った後、ヒ素をイオン注入(40KeV 、 $5\times 10^{14}\text{cm}^{-2}$)して接合深さ $0.4\mu\text{m}$ の n^+ 拡散層を形成した。こうして出来た拡散層のキャパシタンスは容量測定器を用いて正確に測定された。一方計算




図4-8. 選択酸化工程後の Si/SiO_2 界面での格子点の発生




図4-9. フィールド酸化前のチャンネルストップイオンの分布




図4-10. フィールド酸化工程後のチャンネルストッパー不純物の分布 (a) 等濃度線図 (b) 3次元的鳥瞰図

面からのアプローチでは、まず、2次元のプロセス・シミュレータを用いて不純物分布を計算する。次にこの不純物分布を因にして2次元のポアソン方程式を解いて拡散層のキャパシタンスを計算した。この計算の時、高濃度の n^+ 拡散層中への空乏層の伸びは無いものと仮定し、さらにシリコン-酸化膜界面にも界面電荷は無いものとした。空乏層中の各点における電位はキャリアを無視したポアソン方程式を差分して計算している。計算の手法はまず最初に適当な空乏層の境界を設定し、2次元のポアソン方程式を解く。次に、その空乏層の境界上でのポテンシャルの傾きを計算して、もし、負になれば境界線を延ばし、逆に正になれば境界線を縮める方法を採用して、収束するまでこの操作を繰り返す。図4-11にこうして計算した最終的なボロンのプロファイルと逆方向バイアス下での等電位線を示している。

また、容量の算出に関しては各種電圧の下で、空乏層内部の電荷を加算したものを電圧で微分して求めた。この結果は図4-12に示すように実験と極め




図4-11. N^+ 拡散層周辺の電界分布の計算

て良い一致を示している。

上述した計算では、LOCOSプロセスに於て、チャンネル・ストッパー不純物の横方向拡散（2次元拡散）の程度を評価したものである。

次の計算例は1次元深さ方向の不純物拡散の実験とシミュレーションの結果を示す。この深さ方向の拡散実験に使用した試料は次のようなプロセスで製作されている。

P型(100)のシリコン・ウエハのボロン・イオンを130KeVで $1 \times 10^{13} / \text{cm}^2$ 注入し、この後、1000°Cのウエット雰囲気中で6時間酸化した。この後成長した酸化膜をHF溶液で0.6 μm まで薄くし、さらにホット・リソグラフィー工程を経て能動素子領域の酸化膜を完全に除去した、900°Cで37分間酸化した。この後、ポリシリコンを気相成長法によって堆積し、再びホット・リソグラフィー工程を経てソース、ドレイン領域の穴を開けて、リン・イオンを60KeVで $3 \times 10^{15} / \text{cm}^2$ 注入した。こうして出来たMOSFETの

ゲート閾値電圧を測定して、深さ方向の不純物分布を計算した。すなわち、ゲート閾値電圧の基板バイアス依存性から次の式を用いて基板中の多数キャリア濃度分布を計算している。

$$C(x) = \frac{C_0 x^2}{q \epsilon_{\text{Si}}} \frac{d^2 V_{\text{SUB}}}{dV_T^2} \quad (4-14)$$

測定にはナロー・チャンネル効果やショート・チャンネル効果の影響を避けるため、 $W/L = 135 \mu\text{m} / 200 \mu\text{m}$ の極めて大きなMOSTランジスタを用いた。図4-13はこうして求めた深さ方向の不純物分布の実験とシミュレーションの結果を示した。実験とT




図4-12. 拡散層容量の逆バイアス依存性




図4-13. フィールドチャンネル不純物の実験値と計算値

OPICSでシミュレーションした結果とは極めて良い一致を示している。一方、同様なプロセスをSUPREMI Iで計算したのも点線で示しているが、実験との一致は余り良くない。これはSUPREMI Iに酸化雰囲気中での不純物拡散の酸化速度依存性やその深さ方向依存性が取込まれていないからである。

4. 5. 結言

本章では、第3章で解析したプロセスモデルを取り入れた2次元のプロセスシミュレータ(TOPICS)の開発について述べた。このプログラムは2次元のプロセスシミュレータとしては最初に作られたものである。

計算の手法は、正方形の格子を用いた後退法による差分法(STONE法)でLOCOS構造をシミュレーションするとともに、デバイスの鏡映対称性を反映させた計算領域を設定して計算時間の短縮を計った。

また、入力には、実際の集積回路の製造工程で用いられているプロセス・シーケンス名と同様な、4文字からなるキー・ワード法を用い、さらに、出力としては不純物濃度分布を3次元的な鳥瞰図で表して利用者の便宜を計った。

最後に、試作したデバイスの特性とシミュレーション結果との比較を行い、拡散層容量の逆バイアス依存性やフィールドチャネル不純物分布に関して実験結果殿良い一致を得た。

参考文献

- [1]K.Taniguchi, M.Kashiwagi and H. Iwai, IEEE Trans. Electron. Devices, ED-28, 574 (1981)
- [2]H.Ishiwara, S.Furukawa, T.Yamada and M.Nakamura, Ion Implantation in Semiconductors, edited by S.Namba, NY, Plenum , 1975
- [3]S.Furukawa, H.Matsumura and H.Ishiwara , Jpn. J. Appl. Phys., 11, 134 (1972)
- [4]B.E.Deal and A.S.Grove, J. Appl. Phys., 36, 3770 (1965)
- [5]B.E.Deal, J. Electrochem. Soc., 125, 576 (1978)
- [6]K.Shibata and K.Taniguchi, J. Electrochem. Soc., 127, 1383 (1980)
- [7]E.Kooi, J.G.VanLierop and J.A.Appels, J. Electrochem. Soc., 123, 1117 (1976)
- [8]B.Bassous, H.N.Yu and V.Maniscalco, J. Electrochem. Soc., 123, 1729 (1976)
- [9]S.M.Hu, Phys. Rev., 180, 773 (1969)
- [10]K.Taniguchi, K.Kurosawa and M.Kashiwagi, J. Electrochem. Soc., 127, 2243 (1980)
- [11]S.M.Hu, J. Appl. Phys., 45, 1567 (1974)
- [12]A.M.Lin, R.W.Dutton and D.A.Antoniadis, Appl. Phys. Lett., 35, 799 (1977)
- [13]D.Thermond, Properties of Elemental and compound Semiconductors, edited by H.C.Gatos, NY. Interscience, 1962
- [14]H.L.Stone, SIAM J. Numer. Anal., 5, 530 (1968)

5. 酸化による増速不純物拡散 (OED)

5.1 深さ方向OED効果の実験

半導体デバイスの電気的な特性は能動領域における不純物の濃度分布に大きく依存するので、不純物の拡散メカニズムを正しく理解することは半導体デバイス内部の不純物分布、すなわち、デバイスの電気的特性をコントロールする上で必須なことである。しかし、現在まで、不純物拡散工程に対するプロセス最適化へのアプローチは経験的な試行錯誤の手法によって行なわれていたにすぎない。最近になって、超LSIのプロセス設計に対して、コンピュータを用いたプロセス・シミュレーション技術の必要性が認識されはじめ、各企業では、拡散工程だけでなく、様々なプロセスに対してもプロセスモデル開発の必要性を感じ始めている。ここでは、数多くの拡散現象の中でも、特に複雑な酸化性雰囲気中での不純物原子の拡散についてのいくつかの実験例を述べる。今迄、この様な酸化性雰囲気中での増速拡散 (Oxidation Enhanced Diffusion: OED) の発表例[1]-[7] は数多くあるが、いまなお、統一的に解釈し得るモデルは提案されていない。

5.1.1. 増速拡散の実験

この実験で用いたシリコン・ウエハは (100) の結晶面方位をもった p-型と n-型の $6-8\ \Omega\text{cm}$ の CZ ウエハである。このウエハに拡散ソース (BN, POCl_3) からリンまたはボロン原子を $2 \times 10^{14} - 4 \times 10^{16}$ 個/cm² 拡散した。続いて、 900°C の WetO_2 雰囲気中で5分間、下地酸化した後、拡散した不純物がシリコン基板から外方拡散しないように $0.1\ \mu\text{m}$ の窒化膜をCVD法で被覆した。さらに、OEDの深さ方向の依存性を調べるために 1100°C と 1200°C で不純物のドライインをおこない、 $1-5\ \mu\text{m}$ の接合深さを得ている。この後、フォトリソグラフィ技術を用いて、酸化膜と窒化膜を $50\ \mu\text{m}$ ピッチのストライプ状にし、窒化膜の無い領域を $950^\circ\text{C} - 1150^\circ\text{C}$ で選択的に酸化した。酸化は乾燥酸素雰囲気と、Arで希釈した水




図5-1. 酸化による増速拡散の実験方法

蒸気酸化雰囲気中で行った。酸化後、試料をアングル・ラップして、さらにステイン・エッチング液を用いて、p-n接合面を、図5-1の様に求めた。

ここで X_{ji} は選択酸化前の接合深さであり、 X_{jf} は酸化後の接合深さである。添字の0とnは酸化領域と非酸化領域を表わしている。なお、選択酸化後の接合深さ X_{jf0} は酸化前のSi/SiO₂界面の位置から計った距離である。

酸化膜厚はエリプソメータによって、また、ドーパされた不純物量はシート抵抗と接合深さから、次節で述べる方法で計算した。また、上記実験での接合深さの測定誤差は、約0.02 μmである。

5. 1. 2. 実験結果の解析

この実験では、ドライブインの時の実効的な拡散距離 (\sqrt{Dt}) がプレ・デポジションの時の値にくらべて、かなり大きいのでプレ・デポジション時の不純物分布は数学的にデルタ関数として取扱うことができる。この様な不純物分布をドライブ・インすれば、ドライブ・イン後の不純物分布は次に示すガウス分布で表わされる。

$$C(x) = Q / \sqrt{\pi B} \cdot \exp(-x^2 / 4B) \quad (5-1)$$

ここで、Qは単位面積当たりの不純物量であり、 $2\sqrt{B}$ はドライブ・イン後の実効的な拡散距離である。このQとBは接合深さ X_{ji} とシート抵抗 ρ_s を用いて次式から求められる。

$$1 / \rho_s = q f \mu \cdot C \cdot dx \quad (5-2)$$

$$X_{\mu} = \sqrt{-4B \ln \frac{\sqrt{\pi B} N_B}{Q}} \quad (5-3)$$

なお、キャリアの移動度としては次式を用いた[8]。

$$\mu(c) = \mu_{\min} + (\mu_{\max} - \mu_{\min}) / (1 + (C / C_{\text{ref}})^{\beta}) \quad (5-4)$$

ここで μ_{\min} と μ_{\max} はそれぞれ移動度の最大値と最小値であり、 C_{ref} は移動度が変化しはじめる不純物濃度である。これらの値を次の表に示す[4]。

Impurity	μ_{\min}	μ_{\max}	C_{ref}	β
Boron	49.70	467.7	1.6×10^{17}	0.70
Phosphorus	55.24	1388.2	1.1×10^{17}	0.73

表5-1. 移動度パラメータの値

ドライブ・イン後のプロファイルが(5-1)式のガウス分布で与えられる場合、酸化後

の窒化膜の下での不純物分布は、次式で与えられる。

$$C(x) = \frac{Q}{\sqrt{\pi(B + Dt)}} \exp[-X^2/4(B + Dt)] \quad (5-5)$$

また、選択酸化領域下での不純物分布は上述した窒化膜下の場合と同様、次式で与えられる。

$$C(x) = \frac{Q}{\sqrt{\pi(B + D_N t)}} \exp[-X^2/4(B + D_N t)] \quad (5-6)$$

ここで、 D_N は窒化膜下での不純物の拡散係数であり、 D は選択酸化領域下での不純物の拡散係数である。ここで選択酸化領域下の拡散係数 D を D_N とそれ以外の項に分解する。すなわち、 $D = D_N + \Delta D_0$ に分けると、この ΔD_0 が今後着目してゆく酸化による拡散係数の増加分である。

まずここでは、拡散係数の増加分、 ΔD_0 、を上記のような簡単な方法で求めることの妥当性を調べる。それは、上に示すように酸化前後の不純物分布をガウス分布で近似するやり方では、移動している Si/SiO₂ 界面での不純物の再分布を十分考慮していないからである[9]。この様な不純物の再分布を考慮しないガウス分布近似の取り扱いが、拡散係数の見積に対してどの程度影響するか、以下に示す。

図5-2は典型的な2つの偏析係数 ($k=0.1$ or 10.0) を仮定した場合の酸化後の不純物分布を表わしている。図から判るように、偏析係数が変化すると、表面付近の不純物分布は大きく変るが拡散係数の算出に必要な接合の深さ、 X_j 、にはほとんど差が認められない。なお、図中の点線は上に示したように酸化後の不純物分布をガウス型で近似した時のプロファイルである。また、この不純物拡散の計算には、拡散係数、 D 、を $1.5 \times 10^{-9} \text{ cm}^2/\text{hr}$ と仮定している。拡散係数がこの値より、小さい場合にはこの接合深さの差 δX_j はさらに小さくなり、測定誤差範囲内 ($\pm 0.02 \mu\text{m}$) に入る。したがって、一般に拡散係数の値が $1.5 \times 10^{-9} \text{ cm}^2/\text{hr}$ 以下の場合、上記の様に不純物分布をガウス分布で近似して拡散係数を求めても問題はない。




図5-2. シリコン酸化膜界面での不純物の再分布を考慮した場合のドーピングプロファイル

(a) 拡散係数の不純物濃度依存性

図5-3に単位面積当たりの全不純物量と拡散係数との関係を示した。なおこの拡散係数の値は酸化前の接合の深さが $3.2\mu\text{m}$ 、の試料を 1100°C の Wet O_2 で1時間酸化したときの例である。

この図から判るように、不純物の単位面積当たりの量が $3.0 \times 10^{15}/\text{cm}^2$ 以下の場合には、拡散係数の濃度依存性は認められない。しかし、 $3.0 \times 10^{15}/\text{cm}^2$ 以上になると非酸化性雰囲気中での拡散係数、 D_n 、は急激に増加する。一方、酸化性雰囲気中の拡散係数の増加分 ΔD_0 は急激に減少する現象が認められる。しかも、ボロン、リン原子共に同様な現象が認められることは注目に値する。




図5-3. 拡散係数のドーザ量依存性

(b) 拡散係数の接合深さ依存性

図5-4と図5-5に酸化前の接合深さ x_{ji} と拡散係数の増加分 ΔD_0 との関係を示した。この図から判るように、拡散係数はボロン




図5-4. OED効果の接合深さ依存性 (リン原子)




図5-5. OED効果の接合深さ依存性 (ボロン原子)

やリンの原子の種類に関係なく、 Si/SiO_2 界面から直線的に減少している。

この直線の延長線上から、増速拡散係数 ΔD_0 が零になる深さを求めると、シリコン-酸化膜界面から $25\mu\text{m}$ の Decay length をもっている事が判る。

拡散係数の酸化速度依存性

図5-6に拡散係数の増加分と酸化速度の関係を対数表示で表わす。ボロン、リン原子共に直線で近似出来る。しかも、酸化が界面反応律速で進行しているか、拡散律速で進行し




図5-6. OEDにおける拡散係数の酸化速度依存性
(a) リン原子 (b) ボロン原子

ているかに係わらず拡散係数は単に酸化速度だけの関数である。さらには酸化雰囲気（乾燥酸素、湿潤Ar）依存性もない。このことは増速拡散係数は酸化雰囲気によらず、単に酸化速度の冪乗、 $\Delta D_0 = X^n$ で表わされる事を意味している。

拡散係数の酸化温度依存性

この実験では、酸化温度を950°Cから1150°Cまで変化させて、0.8 μmの酸化膜厚が得られるように酸化時間を変えて拡散係数を求めている。図5-7に実験結果を示す。ボロン、リン原子共にその活性化エネルギーは2.55eVになっており、これら2つの不純物の拡散メカニズムが同一である事を示唆している。また、このOEDの活性化エネルギーの値は後で述べるようにOSF成長の活性化エネルギーとほぼ等しく[10]、OEDとOSFの成長が同一の原因で生じている事を示唆している。なお、図5-7には非酸




図5-7. OED効果の酸化温度依存性

化雰囲気中の不純物の拡散係数も点線で示している[11]。この図から判るように、特に、1000°C以下の低温になると、酸化性雰囲気中の拡散係数は非酸化性雰囲気中の拡散係数に比べて、数倍にも達する。

5. 1. 3. OED効果の経験式の導出

酸化雰囲気中の拡散係数は既に示したように ΔD_0 と D_n の和で表される。しかし、この二つの拡散係数はそれぞれ異なった活性化エネルギーと不純物濃度依存性を有している。このことは酸化雰囲気中の不純物拡散が二つの異なる拡散メカニズムによって進行していることを示唆している。すなわち、空孔メカニズムとInterstitialcyメカニズムによる拡散である。

ここで、酸化による増速拡散の一つのメカニズムとして、Interstitialcy拡散（増速拡散 ∞ 格子間シリコン原子の濃度）を仮定し、その深さ依存性を考えてみる。

酸化によってSi/SiO₂界面で発生した格子間シリコン原子は基板中に拡散してゆく過程で空孔に捕獲されて次第にその数が減ってくる。Huのモデル[12]に従えば、格子間シリコン原子の運動を司る拡散方程式は次の式で与えられる。

$$\frac{\partial C_i}{\partial t} = D_i \frac{\partial^2 C_i}{\partial x^2} - k C_v (C_i - C_i^*) - R_{ppt} \quad (5-7)$$

ここで D_i は格子間シリコン原子の拡散係数であり、 C_v 、 C_i はそれぞれ空孔と格子間シリコン原子の濃度である。さらに、 R_{ppt} は格子間シリコン原子の析出速度である。従って、右辺の第2項の $k C_v \cdot (C_i - C_i^*)$ は空孔と格子間シリコン原子の再結合速度を表している。ここで、酸化雰囲気中でも空孔の濃度が一定と仮定し、さらに格子間シリコン原子の析出速度、 R_{ppt} を無視すれば、上式の解は定常状態で次の様に書き換えられる。

$$C_{i(x)} = C_i^* + [C_{i(0)} - C_i^*] \exp(-X/L_D) \quad (5-8)$$

従って、酸化によって拡散係数が増加する量 ΔD_0 は次のような指数関数的な深さ方向依存性を示すことになる。

$$\Delta D_0 = K [C_{i(0)} - C_i^*] \exp(-X/L_D) \quad (5-9)$$

これまでの議論は不純物の濃度が低い時に限っていたが、不純物濃度が高くなると、後述べる様に空孔の量が急激に増加する。従って、(5-7)式の右辺第二項の寄与が大き

くなり、酸化界面で発生した格子間シリコン原子の大半は不純物拡散層中に存在する空孔と再結合する。従って、図5-3に示すようにOED効果（格子間シリコン原子濃度に比例）に顕著に現れてこない。以上の結果をまとめると、低濃度拡散層におけるOEDの効果は次のような式で与えられる。

$$D = D_0 \exp(-\Delta E_1/kT) + F \cdot \left(\frac{dX_0}{dt}\right)^n \exp(-X/L_D) \exp(-\Delta E_2/kT) \quad (5-10)$$

ここで、Fはボロン原子に於ては $6 \times 10^{-2} \text{ cm}^2/\text{hr}$ 、リン原子に対しては $5.2 \times 10^{-2} \text{ cm}^2/\text{hr}$ であり、また活性化エネルギー、 ΔE_1 、は不純物の種類に拘らず2.1 eVである。さらに、酸化速度のべき乗ファクター、n、は1000°Cで0.33、1100°Cでは0.30であり、格子間シリコン原子の拡散距離 L_D は1000°Cで $30 \mu\text{m}$ 、1100°Cで $25 \mu\text{m}$ である。従って、通常の拡散条件の様に拡散層の深さが $1 \mu\text{m}$ 以下の様に浅い場合にはこのOEDの深さ方向依存性はほとんど認められない。

最後にここで求めたOED効果モデル、(5-10)式、の正当性を確認するために、実験との比較を行った。図5-8は酸化時間と ΔX_j との関係を示したものである。図内の破線と実線はそれぞれ拡散係数の増加分、 ΔD_0 、がHu[12]が指摘したように酸化速度に比例するとした場合と、この実験で求めた様に酸化速度の0.3乗に比例するとした場合の違いを表している。この結果より、 ΔD_0 は酸化速度の0.3乗に比例する事が解る。なお、この ΔX_j の計算では不純物がシリコン-酸化膜界面で偏析する効果も考慮している。




図5-8. OEDモデル式の検証

5-2. 横方向OED (Oxidation Enhanced Diffusion) 効果

最近のデバイスのように素子の寸法が小さくなり、不純物の拡散距離がデバイスの寸法とほぼ等しくなってくると、従来のような深さ方向だけに適用できるOED効果をもう一度見直しておく必要がある。特に集積回路製造工程の中で最も熱処理時間の長い選択酸化工程 (LOCOSプロセス) では、2次元、すなわち非等方的な横方向のOED不純物拡散の効果を取り入れておくことが必須である。例えば、この横方向OEDが顕著に現れる例としては、チャンネルストッパーとして導入した不純物がこの選択酸化工程時に横方向にも拡散してMOSデバイスの実効的なチャンネル幅を狭めることが考えられる (ナロー・チャンネル効果)。このような横方向のOED効果をモデル化することは、単に、ナローチャンネル・トランジスタの電気的特性を正確に見積もる事が出来るだけでなく、後で述べる微視的な観点からシリコン基板中における不純物拡散現象のメカニズムに就いての重要な情報も得ることができる。

現在のところ、深さ方向のOED効果については数々の論文の発表が行なわれているが、横方向のOEDに就いては、まだ2-3の発表例[13]-[15]があるに過ぎない。しかも、それらの発表は極めて荒い実験に因ずくものであり、さらに詳細な横方向OEDのモデル化に対してはメカニズムを明確化するための幾つかの実験が必要である。

ここでは、この様な要請に応じて、いろいろな角度から横方向OED効果を見積もる実験を示す。

5. 2. 1. 横方向OED効果の実験

用いたシリコン基板はp-型の(100)で、比抵抗は10-20 Ω cmである。この実験では、結晶引き上げ時にシリコン基板に過剰に溶け込んだ格子間酸素原子が横方向OEDに及ぼす影響を出来るだけ避けるためFZ (Floating Zone) ウエハを用いた。

まず、ウエハ・クリーニング処理を行ったあと、ウエハ群を二つに分割し、900°Cで100時間熱処理したウエハと、1100°Cで4時間熱処理したウエハを用意した。このときの高温熱処理は窒素雰囲気で行った。これは、基板中の熱平衡の格子間シリコン原子濃度を変え、それがその後の不純物拡散にどのように影響を及ぼすかを調べるために行った熱処理である。次に、820°Cで17分間P₂O₅を用いてリン原子をプレ・デポジションした。この後、ウエハ表面のリンガラス層をHF溶液中でとり除いたあと、820°Cで40分間wetO₂ 雰囲気中で酸化を行った。この後、耐酸化性マスクとして作用する窒化膜と、パターニング用としてのCVDの酸化膜を重ねて堆積した。それぞれの膜厚は120nmと

200 nmである。この後、通常のフォト・リソグラフィ工程を経て、長さ1 mm、幅2 μmから100 μmまで変えたストライプ状の窒化膜を形成した(図5-9(a)参照)。これらの試料を、各種温度で時間を変えながら酸化した。酸化後の試料は研磨用のアルミナ粉末を用いて角度研磨を行い、さらに、




図5-9. 横方向のOED効果実験試料の断面図

CuSO_4 とHFの混合ステイン液を用いてpn接合領域を明らかにした。

図5-9に酸化前後の試料の断面形状を示す。窒化膜中央下の接合深さ、 $X_j(W/2)$ 、は窒化膜ストライプ幅の増加とともに小さくなるのが解る。図5-9(b)に示した接合深さの定義によって、窒化膜下での規格化された増速拡散係数は、次式で与えられる。

$$\frac{\Delta D_0(W/2)}{\Delta D_0} = \frac{x_j^2(W/2) - x_{ji}^2}{x_p^2 - x_{ji}^2} \quad (5-11)$$

ここで、 ΔD_0 は酸化による拡散係数の増加分である。

図5-10に酸化時間をパラメータとしたときの規格化した横方向拡散係数の大きさを示




図5-10. 横方向OED効果の窒化膜幅依存性

している。なお、横軸は窒化膜の幅を表している。また、図の中に示した実験点からも判るように、実際にリン原子をプレデポジションする前に行った900°Cと1100°Cの熱処理の効果は認められない。このことは横方向OEDの効果は前工程時の熱処理にはほとんど依存しないことを示している。

また、第一次近似では、規格化した横方向の拡散係数は、次に示すように、ストライプ幅に対して指数関数的に減少する。

$$\frac{\Delta D_0(W/2)}{\Delta D_0} = \exp\left(-\frac{W}{2L}\right), \quad (5-12)$$

ここで、Lは横方向拡散係数のDecay lengthを示している。また、図5-10から判るように、このDecay lengthは、酸化時間と酸化温度の関数である。

なお、最初に横方向拡散のOED効果を求めたLin 達の実験[13]では、このdecay lengthが酸化温度に拘らず一定という結果を得ているが、これは、彼等が各温度で1点しか実験データをとらなかったことに起因している。すなわち、900°Cでは24時間、1000°Cで4時間、1100°Cでは45分という時間は酸化温度に拘らずDecay lengthが偶然2μmになる酸化時間である。

さらに、Hamasaki[15]も、2次元OEDの効果解析的にGreen 関数を用いて解いているが、その解析には2つの大きな仮定を用いている。それは、(1) 窒化膜の下のシリコン-酸化膜界面では点欠陥（格子間シリコン原子）は熱平衡濃度であること、(2) シリコンの格子間原子の拡散係数は非常に大きく、格子間シリコン原子の流れは定常的である、という仮定である。最初の仮定は、シリコン-酸化膜界面はシリコンの格子間原子の捕獲サイトとして作用し、しかもその再結合速度は無限大であることを仮定している。しかし、この仮定は、後で述べる裏面酸化による表面OSF成長の実験から判るように誤っている。すなわち、シリコン-酸化膜界面でのシリコン格子間原子の再結合速度はある有限の値である。

また、第2の仮定も間違っている。事実、実効的なシリコンの格子間原子の拡散係数は実用的な酸化時間の範囲内において、比較的小さい。このことは、酸化の過程でシリコンの格子間原子が定常的に流れていると仮定することが間違っていることを示している。実際、垂直方向の点欠陥の流れは、酸化時間の関数である。

同様な議論がShin and Kimの行った2次元OEDモデル[16]仮定に対してもなりたつ。現在のところ、横方向OEDの酸化時間依存性については、シリコン表面に窒化膜を直接堆積して実験した例が一つあるだけである[14]。この場合には非常に大きい横方向OED

Dが観測されている。これは、シリコン-窒化膜界面がシリコン-酸化膜界面と異なり、格子間シリコン原子の捕獲中心として作用せず、むしろ鏡映対称面として働くからである。すなわち、窒化膜をシリコン表面に直接堆積した場合には、格子間シリコン原子が界面で消滅する現象が生じないので、横方向のOED効果は極めて大きくなる。しかし、実際の工程ではこの様に窒化膜を直接シリコン基板上に堆積するプロセスは用いられることは無い。すなわち、実際のLOCOS工程では窒化膜の下には必ず酸化膜が存在し、シリコン-酸化膜界面が格子間シリコン原子の捕獲中心として作用する。今回、上に示した実験では、横方向の格子間シリコン原子のDecay length、L、は次のような式で表される。

$$L = 1.6 \times 10^8 t^{1/2} \exp(-2eV/kT) \quad (5-13)$$

ここでtの単位は時間である。この様子を図5-11に示す。時間に対してO

EDの横方向Decay lengthが平方根に比例して変化していることは、横方向OEDが拡散によって律速されていることを表している。また、図5-11より求められるDecay lengthの活性化エネルギー(2 eV)は、実効的な点欠陥の拡散係数の活性化エネルギーが4 eVであることを示唆している。この結果は次章に示す格子間シリコン原子の拡散係数の活性化エネルギー[17]と一致しており、この横方向のOED効果が格子間シリコン原子によって引き起こされていることが判る。

この様な実験結果をまとめると、横方向OED効果は次のようなモデルで説明される。酸化されているシリコン-酸化膜界面で発生する格子間シリコン原子は近接の横方向領域にも拡散してゆき、窒化膜下のシリコン-酸化膜界面でシリコン表面のkinkに捕獲されて消滅してゆく。この消滅の速度は過剰の格子間シリコン原子濃度に比例する。

この様なモデルを用いて2次元的な、OED効果をシミュレーションしてみると、第7章で述べるように横方向のOED効果は深さ方向のOED効果に比べて極端に小さくなることが解る。しかも、横方向のOED効果は窒化膜下の不純物の存在位置によっても大きく左右される。すなわち、対象とする不純物の存在位置が深くなればそのOED効果は大きくみえてくる[15]。




図5-11. 酸化時間と横方向OEDのDecay lengthとの関係

5. 3. 結言

本章では、プロセスシミュレーションの精度向上にとって必須なプロセスモデルの中でも、まだ十分理解されていない酸化による増速不純物拡散 (Oxidation Enhanced Diffusion: OED) を取り上げ、実験により、現象の把握と定量的な経験式の導出を行った。

シリコン基板全面に均一に拡散した不純物拡散層を選択的に酸化して、その接合深さを測定することによって、OED効果の不純物濃度依存性、接合深さ依存性、酸化速度依存性、酸化温度依存性などを初めて定量的に明らかにした。この結果、酸化雰囲気下での不純物拡散は2種類の格子点欠陥(空孔、格子間シリコン原子)を介して行われる事が判明した。

続いて、微細なデバイスの製造工程シミュレーションにとって必須な横方向OED効果を見積もる実験を行い、定量的な経験式を導出した。この結果、従来の2次元OEDモデルの問題点が明らかになった。更に、この章で示した幾つかの実験結果より、不純物拡散現象を高精度にシミュレーションする為には、シリコン基板中の点欠陥濃度を時間および場所の関数として正確に求めておき、それにもとずいた不純物拡散係数を求めてくる事が必須である事を明らかにした。

参考文献

- [1]G.N.Wills, Solid State Electron., 12, 133 (1969)
- [2]W.G.Allen and K.V.Anando, Solid State Electron., 14, 397 (1971)
- [3]G.Masetti, S.Solmi and G.Soncini, Solid State Electron., 16, 1419 (1971)
- [4]D.A.Antoniadis, A.G.Gonzales and R.W.Dutton, J.Electrochem. Soc., 125, 813 (1978)
- [5]D.A.Antoniadis, A.M.Lin and R.W.Dutton, Appl. Phys. Lett., 33, 1030 (1978)
- [6]A.M.Lin, D.A.Antoniadis and R.W.Dutton, J. Electrochem. Soc., 128, 1131 (1981)
- [7]Y.Ishikawa, Y.Sakina, H.Tanaka, S.Matsumoto and T.Niimi, J. Electrochem. Soc., 129, 644 (1982)
- [8]D.M.Gaughey and R.E.Thomas, Proc. IEEE, 55, 2192 (1967)
- [9]T.Kato and Y.Nishi, Jpn. J. Appl. Phys., 3, 377 (1964)
- [10]S.P.Muraruka and G.Quintana, J. Appl. Phys., 48, 46 (1977)

- [11]R. B. Fair and T.C.C.Tsai, J. Electrochem. Soc., 124, 1107 (1977)
- [12]S. M. Hu, J. Appl. Phys., 45, 1567 (1974)
- [13]A. M. Lin, R. W. Dutton and D. A. Antoniadis, Appl. Phys. Lett., 35, 799 (1979)
- [14]S. Mizuo and H. Higuchi, Jpn. J. Appl. Phys. Lett., 21, 272 (1982)
- [15]M. Hamazaki, Solid State Electron., 25, 1 (1982)
- [16]Y-S. Shin and C-K. Kim, IEEE Trans. Electron Devices ED-31, 797 (1984)
- [17]K. Taniguchi and D. A. Antoniadis, in Defects in Silicon, Electrochemical Society, pp.315 (1983)

6. 格子間シリコン原子の拡散

熱酸化時にSi/SiO₂界面で発生した格子間シリコン原子が基板の中に入ってOSFやOEDの原因になることは良く知られている[1][2]。ここでは、このような格子間シリコン原子の挙動を司る各種のパラメータ（拡散係数、熱平衡格子間シリコン原子濃度、Si/SiO₂界面での再結合速度）の値を求める実験について説明する。

基本的には図6-1に示すように裏面を酸化することによって、表面に形成したOSFの成長を調べる方法を用いている。




図6-1. 裏面酸化法による表面OSF成長の概念図

6.1. OSF成長実験

(100) p-型、6-8ΩcmのCZシリコン結晶（酸素原子濃度 $9 \times 10^{17}/\text{cm}^3$ ）にボロンイオンを80KeVで 1×10^{14} 個/cm²注入すると、 R_p （ $\sim 0.25 \mu\text{m}$ ）の80%の深さの所に結晶の最大の損傷層が形成される。この損傷領域はこの後のシリコン酸化時にOSFの成長の核として作用する。次に、このウエハ群を2つに分け、1つはOSFの深さを測定するのに用い、残りのウエハは裏面酸化によるOSFの成長を調べる為に使用した。

(1) OSFの深さの測定

第1グループのウエハは80%のH₂Oを含むwet O₂ 雰囲気中において1000-1200°Cの範囲で20-500分酸化した。この酸化したウエハ表面を角度研磨し、Wright エッチング液でOSFを顕在化したのち、その深さを測定した。このとき、OSFの密度は $1 \times 10^4 - 2 \times 10^5 \text{ cm}^{-2}$ 程度である。こうして測定したOSFの深さは次式で与えられる。

$$Z = 500t^{0.85} \exp\left(-\frac{2.6 \text{ eV}}{kT}\right) - 2.8 \times 10^9 t \exp\left(-\frac{4.9 \text{ eV}}{kT}\right), \quad (6-1)$$

ZはOSFの深さであり、tは酸化時間である。この式の右辺第一項はOSFの成長を表し、第2項はOSFの収縮を表わしている。

(2) 裏面酸化によるOSFの成長

第2グループのウエハは1100°CのWetO₂ 雰囲気中で50分間酸化し、Si/SiO₂ 界面に10.2μmのOSFを成長させる。このときシリコン表面には0.5μmの酸化膜が形成された。次に、図6-1に示すように、試料表面を0.4μmの(LPCVD)多結晶シリコンと0.15μmのSi₃N₄で覆った。この多結晶シリコン膜と窒化膜の2層膜は表面の酸化を防止するために堆積したものである。次にCDE (Chemical Dry Etching) を用いて、ウエハ裏面を覆っている多結晶シリコン膜と窒化膜を除去する。続いて、HF、HNO₃、CH₃COOHを3:5:3に混ぜた混液にウエハを浸し、試料を回転させながら、裏面からシリコンを薄くしてゆく。この時、ウエハの裏面に発生する気泡を除去し、しかもエッチング速度を均一化するために試料を自転させながら、試料の公転運動も行った。そして最終的に残ったシリコンの膜厚が10-100μmになると、エッチングを停止した。このようにして出来た試料の裏面を各種温度で酸化した後、表面の多結晶シリコンと窒化膜をプラズマ・エッチングによって、また、表面のSiO₂膜をHF液で除去した後、シリコン表面を露出した。この後、でWright エッチング液を用いてOSFの形状を出し、OSFの長さを測定した。測定後、試料を劈開し、1000xの光学




図6-2. 裏面酸化法による表面OSFの状況

顕微鏡で試料膜厚を測定した。この様子を図6-2に示す。

図6-3は1150°CのWetO₂雰囲気中で240分間裏面酸化した試料の表面におけるOSFの長さの分布を示す。この図から、試料の膜厚が薄くなると、OSFの数が減り、しかも、その長さのバラツキが大きくなっていく様子が認められる。これは酸化の過程で、OSFが成長すると互いに接触し、OSF周辺の部分フランク転位間の相互作用によって、OSFが消滅していくからである[3]。したがって、最大の長さのOSFだけが相互作用を受けずに成長したものと考えられる。以下では、このようにして測定したOSFの長さの中、最大の5つの値を平均化したものでOSFの長さを定義する。

そうすると、各膜厚における最大長のOSFは膜厚の増加とともに指数関数的に減少している様子が解る。

図6-4は酸化時間と表面に形成したOSFの長さの関係を試料膜厚をパラメータとして表わしたものである。例えば、40μmのように薄い試料膜厚の場合には、OSFの長さは時間とともに単調に増加してゆくが、80μmの試料では酸化時間とともにOSFが少し収縮してから、成長しはじめる。しかし、500μmのように試料膜厚の厚い場合には、OSFの長さはただ単調に減少してゆき、200分で完全に消滅してしまう。なお、この実験に先立ち、シリコン基板としてCZウエハとFZウエハとの差について試料膜厚を変えて評価したが50μmの膜厚まで、全く差異は認められなかった。

図6-4に示したOSF成長のメカニズムは次の様に考えることが出来る。




図6-3. 裏面酸化法による表面OSFの長さ分布




図6-4. OSF成長の酸化時間依存性

試料の裏面を酸化している時、裏面のSi/SiO₂ 界面で格子間シリコン原子が発生し、それが、基板のシリコン中に流れ込み、ある時間経過後それが表面にまで拡散してゆき、OSFの成長に寄与する。したがって、格子間シリコン原子が表面に到達するまでは、単に、OSFは収縮するだけである。

6.2 実験結果の解析

ここで、合せ込みパラメータ3つを用いて上記のOSF成長の実験をシミュレーションする。この3つのパラメータとは格子間シリコン原子の拡散係数 D_I 、シリコン-酸化膜界面での格子間シリコン原子の再結合速度 K_f および格子間シリコン原子の熱平衡濃度 C_I である。このとき、OSFの成長は格子間シリコン原子の拡散によって律速されていると仮定している。

図6-1に示すように、基板シリコン中の格子間シリコン原子の挙動は拡散方程式とシリコン-酸化膜界面での再結合速度によって表現出来る。

この様なOSF成長のモデル[4][5]は既に幾つか発表されているが、それらは、無限大の媒体を仮定しており、実際のOSFの成長を表すには不適當であった。ここでは、定常的な格子間シリコン原子の拡散現象とマックスウエルの電磁気方程式との類似性に着目して、(100)結晶面にあるOSFの深さ方向の成長速度を次の式で表している。

$$\frac{dZ}{dt} = \frac{2\pi D_I (C_{Is} - C_I^{SF})}{N_0 \ln(2Z/b)} \sqrt{\frac{2}{3}} - \frac{0.44B}{X_0 + A}, \quad (6-2)$$

ここで、 D_I は格子間シリコン原子の拡散係数であり、 C_{Is} は酸化されている表面での格子間シリコン原子の濃度である。更に、 C_I は、OSFを取り巻く部分転位と格子間シリコン原子とが平衡状態になる時の格子間シリコン原子の濃度であり、 $C_I \exp(\Delta G/kT)$ で表わされる。 C_I は熱平衡状態における格子間シリコン原子濃度である。また、 ΔG は転位に1個シリコン原子をつける時に必要な転位自由エネルギーで、積層欠陥のエネルギーから求められる様に0.026eVである[6]。 N_0 はOSF単位面積あたりのシリコン原子の数、 $N_0 = 1.57 \times 10^{15} \text{ cm}^{-2}$ である。 b は格子間シリコン原子がOSFを取り巻く転位に飛びうつる最小のジャンプ距離である、 $b = 3.13\text{Å}$ 。更にAとBはDeal-Groveの酸化モデルのパラメータである。

(6-2)式の右辺第2項は酸化によってシリコンが消費されていく速度である。これら2つの式(6-1)と(6-2)より、酸化されている裏面での格子間シリコン原子濃度が求められる。

シリコン基板中での格子間シリコン原子の運動方程式は次の拡散方程式で与えられる。

$$\frac{\partial C_I}{\partial t} = D_I \frac{\partial^2 C_I}{\partial x^2}, \quad (6-3)$$

ここで x は基板の裏面から表面に向かう座標を表している。また、ここでは格子間シリコン原子が空孔と再結合して消滅してゆく過程を省略している。

図6-1に示す界面移動の無いシリコン表面では、シリコン-酸化膜界面に流れ込む格子間シリコン原子の量は界面での過剰なシリコン原子数に比例するものと仮定した。

$$D_I \frac{\partial C_I}{\partial x} = k_f (C_{If} - C_I^*), \quad (6-4)$$

ここで、 K_f は格子間シリコン原子の界面の反応速度であり、 C_{If} は裏面の酸化によって増加した表面 Si/SiO_2 界面での格子間シリコン原子濃度である。

この様なとき、シリコン表面でのOSFの長さ l は次式で与えられる。

$$l = l_0 + K_0 \int_0^t (C_{If} - C_I^{SF}) d\tau, \quad (6-5)$$

ここで l_0 は初期のOSFの長さである。また、 K_0 は D_I を含む比例係数で、非酸化性雰囲気でのOSFの収縮速度[7]から次のように求められている。

$$K_0 (C_I^{SF} - C_I^*) = 2.3 \times 10^{10} \exp\left(-\frac{4.9 \text{ eV}}{kT}\right) \text{ cm/s}. \quad (6-6)$$

また、(6-5)式におけるOSFを取り巻く転位ループと平衡にある格子間シリコン原子濃度は次式より求められる。

$$C_I^{SF} = \frac{1}{t_0} \int_0^{t_0} C_{If} d\tau, \quad (6-7)$$

ここで t_0 は(6-5)式で $l = l_0$ となる酸化時間で、実験結果(図6-4)から $80 \mu\text{m}$ の試料で $t_0 = 200$ 分である。以上示した(6-1)~(6-7)式を数値的に解き、実験的に求めたOSFの長さに合せ込むと次の様な D_I 、 C_I^* 、 K_f の値が得られる。

$$D_I = 8.6 \times 10^5 \exp(-4.0 \text{ eV}/kT) \text{ cm}^2/\text{s}, \quad (6-8)$$

$$C_I^* = 2.4 \times 10^{19} \exp(-0.7 \text{ eV}/kT) \text{ cm}^{-3}, \quad (6-9)$$

$$k_f = 4.6 \times 10^{-2} \exp(-2.4 \text{ eV}/kT) \text{ cm/s}. \quad (6-10)$$

これらを求める手順を次に示す。

まず最初に、(6-2)式における C_I^{SF} を零にし、(6-3)式と(6-4)式を用いて、

D_I と K_f の関数として表面格子間シリコン原子濃度 C_I を数値的に解く、続いて、(6-7)式を用いて、 C_I を計算する。こうして求めてきた C_I を(6-2)式に代入して、酸化を行っているシリコンの裏面での格子間シリコン濃度を求め、続いて、それらを基にシリコン基板表面でのOSFの成長を計算する。

この様な手順を D_I と K_f をパラメータにして C_I がある値に収束するまで繰り返す。

こうして得られた D_I と K_f の値を基にOSFの成長をシミュレーションすると図6-5に示す様におおよそ30%の精度で実験値と一致する。




図6-5. (6-8)～(6-10)式を用いて計算したOSFの長さ

6.3 シリコン原子の自己拡散のメカニズム

Watkins 達[8] は液体ヘリウム温度でシリコン結晶に電子ビームを照射して、格子間シリコン原子が長い距離を移動することを確認している。この後、低温では、シリコン結晶中の格子間シリコン原子の位置が<110>, <100> のdumbbell構造をしている事、さらには、このdumbbell構造の電子結合は局在化していることが明らかになった[9]。

しかし、高温では、dumbbell構造は最早安定では無く、数原子に亘って拡がった格子間シリコン原子が存在するだけである[10]。この様なextended格子間シリコン原子は多くの原子配列が可能である。この構造では、dumbbell型の格子間シリコン原子よりも多くの移動経路が考えられる。このことは移動のエントロピーが大きくなることを示唆している。さらに、このextended格子間シリコン原子は移動の時に多くの化学的結合を切断しな




図6-6. シリコン原子の自己拡散係数と温度との関係

ければならないので、移動のエンタルピーも大きくなる。このようなextended格子間シリコン原子のイメージは(6-8)式に示した格子間シリコン原子の拡散係数の大きな活性化エネルギーと概略一致する。しかし、格子間シリコン原子濃度の式(6-9)から得られる格子間シリコン原子の形成エントロピーが負になる($S_f = -7.6k$)ことは、単なるextended格子間シリコン原子モデルでは説明出来ない。

最後に、上に導いた式を用いて、シリコンの自己拡散のメカニズムを考えてみる。シリコン結晶基板の中には熱平衡状態では空孔と格子間シリコン原子が同時に存在する。しかし、どちらの点欠陥がシリコンの自己拡散を律速しているかはいまだ議論の分かれるところである。しかし、ここで得られた C_i と D_i との積を、実験より求めた自己拡散係数[11]-[13]と比較したところ、図6-6に示すように、実験と良い一致を得た。このことは、高温でのシリコンの自己拡散が主としてinterstitialcyメカニズムで起こっている事を表わしている。

6.4. 結言

本章では、シリコン基板中の点欠陥の拡散の挙動を詳細に把握するために、酸化誘起欠陥(Oxidation induced Stacking Fault: OSF)をモニターとして、格子間シリコン原子の拡散を司る各種のパラメータの値を初めて明らかにした。

実験の手法としては、10~100 μ m程度に薄くしたシリコンの表面にOSFを形成しておき、それを裏面から酸化する事により、パラメータのあわせこみを行った。

また、この章で求めた格子間シリコン原子の拡散係数は、従来推測されていた拡散係数の値よりかなり小さく、これが次章に述べる高精度OEDモデルの基本となっている。

最後に、ここで導出されたパラメータの値を用いて、シリコンの自己拡散のメカニズムが主として格子間シリコン原子の拡散によって生じている事を示した。

参考文献

- [1]U. Goesele and W. Frank, in Defects in Semiconductors, pp.55, North-Holland, 1981
- [2]S. M. Hu, in Defects in Semiconductors, pp.333, 1981
- [3]Y. Hayafuji and S. Kawado, J. Appl. Phys., 53, 1215 (1982)

- [4]A. Seeger and U. Goescle, Phys. Lett., A61, 423 (1977)
- [5]S. P. Muraruka, Phys. Rev., B16, 2849 (1977)
- [6]H. Alexander, H. Eppenstein, H. Gottschalk and S. Wendler, J. Micros., 118, 1 ,
(1980)
- [7]Y. Sugita, H. Shimizu, A. Yoshinaka and T. Aoshima, J. Vac. Sci. Technol., 14, 44
(1977)
- [8]G. D. Watkins, in Defects in Semiconductors, pp.1, Inst. Phys. Conf. Ser.,
No.23 , 1974
- [9]W. Frank, in Defects in Semiconductors, pp.1, Inst. Phys. Conf. Ser., No.23 ,
1974
- [10]A. Seeger and K. P. Chik, Phys. Stat. Solidi., 29, 455 (1968)
- [11]H. J. Mayer, H. Mehrer and K. Maier, in Radiation Effect in Semiconductors,
pp.168, 1977
- [12]J. Hirvonen and A. Anttila, Appl. Phys. Lett., 35, 703 (1979)
- [13]L. Kalinowski and R. Seguin, Appl. Phys. Lett., 35, 211 (1979)

7. 高精度OEDモデル

この章では、前章までに紹介したOEDの実験やOSFの成長実験の結果を基に、より精度の高いOEDモデルを導く。

不純物の拡散現象は第3章で述べたようにシリコン中に存在する点欠陥の濃度に比例する。従って、シリコン表面を酸化することによって、Si/SiO₂界面付近の点欠陥濃度が熱平衡状態と変わると、不純物の拡散係数は非酸化性雰囲気の時と異なり、場所と酸化時間の関数となる。この様な現象を精度良くシミュレーションする為には、まず最初にシリコン基板中の点欠陥濃度分布を求めておいてから、次にその点欠陥濃度分布を基にして不純物の拡散係数を場所の関数として導くことが必要である。しかし、拡散係数の大きな点欠陥と拡散係数の小さな不純物原子が同時に存在する場合のOEDのシミュレーションはこれに適した特別の計算手法が必要になる。この要請に適した2次元のプロセスシミュレータとしては第4章で述べた正方形のメッシュを有する差分法ではなく、シミュレーション領域の大きさを自由に換えられ、しかも任意形状に対応出来る三角形の可変メッシュを用いた有限要素法による解法が必須となる。以下では、まず最初に格子間シリコン原子の挙動を司る物理的なモデルを紹介し、つづいて、そのモデルの中で使われているパラメータの値を実験結果と比較しながら定量的に求めてくる。そして最後に、このモデルパラメータを用いてこの章に示した高精度OEDモデルの検証を行う。

7. 1. シリコン中の点欠陥の挙動

格子間シリコン原子の発生速度

この章の主題の一つであるOEDの酸化速度依存性を説明するためのモデルはすでに幾つか提案されている。これらのモデルはその根本においては全く異なったメカニズムに用いているにもかかわらず、すべて、過剰の格子間シリコン原子は酸化速度のサブリンニアに比例する結果が得られている。以下で、これらのモデルを個々に説明してゆく。

(a) Huのモデル[1]

Huはシリコン-酸化膜界面での酸化反応は不完全であると仮定し、不完全燃焼したシリコン原子の一部がシリコン基板に流入し、界面付近の格子間シリコン原子濃度を上げていると考えた。この不完全燃焼シリコン原子の発生の割合、 θ 、は非常に小さく、おおよそ 10^{-3} 程度であり、酸化速度に比例すると考えている。従って、格子間シリコン原子の発生速度Gは

$$G = \theta \cdot (dX_{ox}/dt) / \Omega \quad (7-1)$$

となる。ここで、 Ω は SiO_2 の分子の体積であり、 dX_{ox}/dt は酸化膜の成長速度である。また、このようにして発生した格子間シリコン原子は、シリコン基板中で自由に動き回っている間にシリコン-酸化膜界面に来ると、そこに存在するキンクに捕獲される(図7-1参照)。このように格子間シリコン原子がキンクに捕獲される速度 R は

$$R = \pi \rho a D_i (C_i - C_i^*) \quad (7-2)$$

で表わされる。ここで ρ は表面キンクの密度であり、 a はキンクによる格子間シリ

コン原子の捕獲半径である。なお、この界面のキンクの密度 ρ は用いる結晶の面方位によって大きく変化する($(111) > (110) > (100)$)ので、実際に観測される表面付近の格子間シリコン原子濃度は結晶の面方位によって大いに異なる。




図7-1. シリコン-酸化膜界面におけるキンクの状態

(b) Tanのモデル[2]

Tan達は、格子間シリコン原子の発生は図7-2に示すように、Huの提案した化学反応的な要因より、むしろシリコン-酸化膜界面のストレスに関係していると考えた。シリコン基板が酸化され




図7-2. 粘性流動時の界面ストレスによる

格子間シリコン原子の発生モデル

てシリコンが酸化膜に変わると体積が2.27倍増加する、このとき膨脹した酸化膜中のストレスは酸化膜が変形することによって緩和される。この酸化膜の変形速度 $d\gamma/dt$ は界面に発生するストレス τ と関係しており、次の式で与えられるとした。

$$d\gamma/dt \propto \tau^n \quad (7-3)$$

ここで、 n は定数である。定常状態では、酸化膜の成長速度 dX_{ox}/dt はこの酸化膜の

変形速度に比例するので次の関係式が成立つ。

$$d\gamma/dt \propto dX_{Ox}/dt \quad (7-4)$$

従って上の2式より

$$\tau \propto (dX_{Ox}/dt)^{1/n} \quad (7-5)$$

が得られる。Tan達は、界面でのストレスに比例して過剰の格子間シリコン原子が発生すると仮定しているので


$$C_i - C_j = (dX_{Ox}/dt)^{1/n} \quad (7-6)$$

となる。一方、過剰の格子間シリコン原子の濃度が酸化速度のサブリニアに比例する実験事実から、 $n > 1$ でなければならない。

一般にOSFの成長やOEDの観測結果は、 $n = 2$ とおくことによって良く説明出来る。ただ、界面でシリコン基板と酸化膜とが化学的なボンドで強く結び付いていることを考えれば、この様な酸化膜の流れが実際に生じているのか若干疑問である。しかも、酸化膜成長時のストレスの大きさは、形成される酸化膜の質、すなわち、酸化雰囲気（ドライ、ウエット酸素）によって大きく変わるはずなので、 Si/SiO_2 界面における過剰の格子間シリコン原子量は、酸化雰囲気依存性を示すはずである。しかし、すでに、第5章で述べたようにOED効果は酸化雰囲気にまったく依存していない。この実験事実は、このストレスモデルが正しく無いことを示している。

(c) Linのモデル[3]

Lin達は図7-3に示すように、シリコン基板が酸化される時、シリコン-酸化膜界面でシリコン原子の約半数は格子位置を外れ格子間位置をとって、シリコン基板もしくは酸化膜中に流入すると考えた。この反応は



で与えられる。 Si_L と Si_I はそれぞれ格子位置と格子間位置とのシリコン原子を表している。なお、 α は界面での過剰シリコン原子の割合である。また、この式より、格子間シリコン原子の発生量Gは





図7-3. Linのモデルにもとづく
格子間シリコン原子の発生

$$G = \alpha (dX_{ox}/dt) / \Omega \quad (7-8)$$

で与えられる。Lin達は、この発生したシリコン原子のうち大半は酸化膜中に流れ込み、シリコン基板中への流入は非常に小さいと考えた。また、酸化速度のサブリンニア依存性を説明するために、彼等は酸素分子と過剰シリコン原子とは化学量論的な値からずれて、次式で表す反応をすると仮定した。



シリコン-酸化膜界面で発生するこの中間的な酸化物 SiO_x は、当然、後で酸化膜中に入って酸素と反応し、 SiO_2 に変化する。この(7-9)式が、格子間シリコン原子の消滅速度、 R 、を律速していると考えれば

$$R = k C_{O_2} (C_i - C_i^*)_{SiO_2} \quad (7-10)$$

が成立つ。ここで k は(7-9)式の反応速度定数である。また、酸化速度は界面での酸素濃度に比例するので、上式を変形すれば

$$R = K (dX_{ox}/dt)^{x/2} (C_i - C_i^*)_{SiO_2} \quad (7-11)$$

となる。酸化反応が定常状態になると、過剰シリコン原子の発生と消滅の速度が一致する($G=R$)ので

$$(C_i - C_i^*)_{SiO_2} = \alpha (dX_{ox}/dt)^{1-x/2} / K \Omega \quad (7-12)$$

が成立つ。さらに、シリコン基板中の過剰格子間シリコン原子濃度、 $(C_i - C_i^*)_{Si}$ 、を計算するために、次に示す格子間シリコン原子の偏析係数、 m 、を用いて

$$m = (C_i - C_i^*)_{Si} / (C_i - C_i^*)_{SiO_2} \quad (7-13)$$

過剰格子間シリコン原子濃度を次のように求めている。

$$(C_i - C_i^*)_{Si} = m \alpha (dX_{ox}/dt)^{1-x/2} / K \Omega \quad (7-14)$$

また、Lin達はOSFやOEDの基板結晶面方位依存性を説明するために、この偏析係数、 m 、の面方位依存性を仮定している($m_{100} > m_{111}$)。なお、(7-9)式における x の値については、実験結果より $x=1.2$ 程度、すなわち、 Si と SiO_2 との遷移領域には $SiO_{1.2}$ の中間酸化物が存在すると仮定すれば、OEDの酸化速度依存性はこのモデルで説明がつく。しかし、フィッティングパラメータ、 x 、に任意性があり、しかもその物理的な根拠が薄いので説得力に欠けるきらいがある。

以上紹介してきた3つの格子間シリコン原子発生のメカニズムの中、どれが正しいモデルであるかはまだ判っていない。しかし、以下では3つのモデルの中でも、最も直感的で

判り易いH_Uの仮説に基き議論を展開してゆき、最後に、このH_Uのモデルの妥当性、すなわち、このモデルを採用する事によってOED効果の実験データ全てがつつまのあった形で説明出来ることを証明する。

空孔と格子間シリコン原子との再結合

上の節で述べたように、シリコン基板の酸化時にシリコン-酸化膜界面で格子間シリコン原子が発生し、それがシリコン基板に流入すると、基板中の点欠陥（空孔、格子間シリコン原子）の濃度は熱平衡状態の値より高くなる。この様なとき、シリコン中では空孔と格子間シリコン原子が再結合して局所的な平衡状態となる[4]。これを反応式で表すと、



となる。この式を基にして、原子レベルでの空孔（V）と格子間シリコン原子（I）との再結合速度の物理的な意味を考えると以下の様になる。

シリコン結晶格子中で空孔と格子間シリコン原子が互いに最近接位置に来る個数は単位体積中で

$$6 C_i \cdot C_v / n_s \quad (7-16)$$

で表される。ここで6は最隣接原子の配位数を表している。 n_s は単位体積中の空孔の配位数で、 $5 \times 10^{22} \text{ cm}^{-3}$ である。次にこの式を基にして、空孔と格子間シリコン原子の再結合速度を表す式を求める。

格子間シリコン原子は格子の中で固有振動を行っている。この振動時の格子間シリコン原子の持つエネルギーがマックスウエル・ボルツマン分布に従っているとすれば、格子間シリコン原子が、エネルギー障壁（ ΔH_i ）を越えて、空孔と再結合する確率は $\exp(-\Delta H_i / kT)$ となる。従って、格子間シリコン原子の固有振動を ν とすれば、単位時間に、隣接している空孔と格子間シリコン原子が再結合する速度は $\nu \exp(-\Delta H_i / kT)$ となる。さらに、単位体積中の格子間シリコン原子と空孔とが隣接している個数、すなわち（7-16）式、を考慮すれば、この再結合速度は

$$-\partial C_{i, v} / \partial t = 6 \nu C_i C_v \exp(-\Delta H_i / kT) / n_s \quad (7-17)$$

となる。

一方、（7-17）式の逆の反応を考えて、格子位置にあるシリコン原子が格子間に位置を変えて空孔と格子間シリコン原子に分離する速度は、単位体積中で ν' を格子位置にあるシリコン原子の固有振動数として

$$n_s \nu' \exp(-\Delta H_s / kT) \quad (7-18)$$

である。なお、ここでは $n_s \gg C_v$ を仮定している。従って、正味の格子間シリコン原子や空孔の濃度変化速度は (7-17) 式と (7-18) 式より

$$\begin{aligned} -\partial C_i / \partial t &= 6\nu C_i C_v \exp(-\Delta H_i / kT) / n_s \\ &\quad - n_s \nu' \exp(-\Delta H_s / kT) \end{aligned} \quad (7-19)$$

で表される。また、定常状態では格子間シリコン原子と空孔の時間変化は零であるから、上の式より、

$$C_i \cdot C_v = k \cdot \exp((\Delta H_i - \Delta H_s) / kT) \quad (7-20)$$

となり、格子間シリコン原子と空孔の濃度の積は温度だけの関数となる。すなわち、結晶格子内部に於て格子間シリコン原子濃度と空孔濃度との間には局所的な平衡状態が達成される。この様な局所的平衡状態が成立つと、格子間シリコン原子と空孔はもはや独立に変化することは出来ず、相互作用を及ぼしあって、見掛上、異様な振舞いをする。その一つの例として、以下に格子間シリコン原子と空孔が同一の拡散係数を有することを示す。

局所平衡時の点欠陥の拡散係数

一般に格子間シリコン原子と空孔の再結合の伴う拡散方程式は

$$\partial C_i / \partial t = D_i \nabla^2 C_i - k(C_i C_v - C_i^* C_v^*) \quad (7-21)$$

$$\partial C_v / \partial t = D_v \nabla^2 C_v - k(C_i C_v - C_i^* C_v^*) \quad (7-22)$$

で表される。ここで (7-21) 式から (7-22) 式を引き、局所平衡式 $C_i \cdot C_v = C_i^* \cdot C_v^*$ であることを用いると、

$$\left(1 + \frac{C_i C_v}{C_i^* C_v^*}\right) \frac{\partial C_i}{\partial t} = \nabla \cdot \left(D_i + \frac{C_i^* C_v^*}{C_i^2} D_v\right) \nabla C_i \quad (7-23)$$

となる。ここで $C_i = F(C_i')$ を代入すると

$$\left(1 + \frac{C_i^* C_v^*}{F^2}\right) \frac{dF}{dC_i'} \frac{\partial C_i'}{\partial t} = \nabla \cdot \left(D_i + \frac{C_i^* C_v^*}{F^2} D_v\right) \frac{dF}{dC_i'} \nabla C_i' \quad (7-24)$$

この式が拡散方程式の形式を保つためには (7-24) 式の左辺の $\partial C_i / \partial t$ の係数が 1.0、すなわち

$$\left(1 + \frac{C_i^* C_v^*}{F^2}\right) \frac{dF}{dC_i} = 1 \quad (7-25)$$

がなりたつことが必要である。このとき上の式を解くと

$$F = \frac{1}{2} C_i' + \sqrt{\left(\frac{C_i'}{2}\right)^2 + C_i^* C_v^*} \equiv C_i \quad (7-26)$$

が成立つ。(7-25)式および(7-26)式を(7-24)式に代入することにより

$$\frac{\partial C_i'}{\partial t} = \nabla \left(\frac{D_i C_i^2 + D_v C_i^* C_v^*}{C_i^2 + C_i^* C_v^*} \right) \nabla C_i' \quad (7-27)$$

ここで、局所平衡式 $C_i \cdot C_v = C_i^* \cdot C_v^*$ を用いると

$$\frac{\partial C_i'}{\partial t} = \nabla \left(\frac{D_i C_i + D_v C_v}{C_i + C_v} \right) \nabla C_i' \quad (7-28)$$

さらに、(7-26)式の平方根内の第一項は第二項と大きく異なっていることを考慮すれば、結局片方が省略出来

$$\frac{\partial C_i}{\partial t} = \nabla \left(\frac{D_i C_i + D_v C_v}{C_i + C_v} \right) \nabla C_i \quad (7-29)$$

が成立つ。

ここで重要なポイントは、全く同様な議論が空孔に対しても成立つことである。

このことは、局所平衡が成立つ条件下では格子間シリコン原子と空孔の拡散係数が見掛上、同一となり、次式で与えられる実効的な拡散係数、 D_{eff} 、となることを示している。



$$\frac{\partial C_{v,i}}{\partial t} = \nabla (D_{eff} \nabla C_{v,i}) \quad (7-30)$$

ここまで、シリコン中の点欠陥の運動を司る各種の式を導いてきたが、以下ではシリコン中の点欠陥と不純物原子との相互作用を表す式を導き、プロセスシミュレータで用いる各種パラメータの物理的な意味を明らかにする。

7. 2. 点欠陥と不純物の相互作用

格子間シリコン原子と空孔が存在する時の不純物の拡散係数

格子間シリコン原子と空孔がシリコン基板中に共存する時、基板の中では空孔、格子間シリコン原子、不純物原子の間で以下に示す置換反応が生じる(図7-4参照)。



ここでMは不純物原子を表し、添字のsとIはそれぞれ格子位置と格子間位置を表している。したがって、格子間と格子位置にある不純物に対す




図7-4. シリコン結晶中に於けるシリコン原子、空孔、不純物原子の置換反応

る拡散方程式は

$$\frac{\partial C_{Mi}}{\partial t} = D_{Mi} \nabla^2 C_{Mi} + k (C_{Ms} C_i - C_{Mi} \cdot n_H) \quad (7-33)$$

$$\frac{\partial C_{Ms}}{\partial t} = D_{Ms} \nabla^2 C_{Ms} - k (C_{Ms} C_i - C_{Mi} \cdot n_H) \quad (7-34)$$

ここで C_{Mi} 、 C_{Ms} は格子間不純物および格子位置の不純物濃度であり、 D_{Mi} 、 D_{Ms} は格子間および格子位置にある不純物の拡散係数である。 $n_H = 5 \times 10^{22} / \text{cm}^{-3}$

(7-33) 式と (7-34) 式を加え、さらに $C_{MT} = C_{Mi} + C_{Ms}$ を用いて

$$\frac{\partial C_{MT}}{\partial t} = D_{Mi} \nabla^2 C_{Mi} + D_{Ms} \nabla^2 C_{Ms} \quad (7-35)$$

さらに、格子間不純物原子濃度が Watkin's replacement model

$$C_{Mi} = K \cdot C_{Ms} \cdot C_i \quad (7-36)$$

に従うとすれば、(7-35) 式は $C_{MT} \sim C_{Ms}$ を用いて、次のように書換えられる。

$$\frac{\partial C_{MT}}{\partial t} = (K D_{Mi} C_i + D_{Ms}) \nabla^2 C_{MT} \quad (7-37)$$

したがって、不純物原子のマクロ的な拡散係数 $D_M (= K D_{Mi} C_i + D_{Ms})$ は $D_{Ms} = K_2 C_V / C_V^*$ を仮定して

$$D_M = K_1 C_i / C_i^* + K_2 C_V / C_V^* \quad (7-38)$$

と書ける。ここで熱平衡状態下での拡散係数を D_M^* とすれば

$$D_M^* = K_1 + K_2 \quad (7-39)$$

であるから、

$$D_M / D_M^* = K_1 / (K_1 + K_2) C_i / C_i^* + K_2 / (K_1 + K_2) C_V / C_V^*$$

ここで、 $K_1 / (K_1 + K_2) = f_I$ とすれば、上式は

$$D_M / D_M^* = f_I C_i / C_i^* + (1 - f_I) C_V / C_V^* \quad (7-40)$$

となる。ここで、 f_I は熱平衡状態下での Interstitialcy diffusion の割り合いを示している。

Fractional interstitialcy diffusion を決める要因

一般に、格子位置にある不純物原子が格子間シリコン原子によって kick out されやすい場合には fractional interstitialcy diffusion f_I の値が大きくなることが予想される。また、逆に、不純物原子が kick out されて格子間位置に移ると周辺の格子周期を大幅に乱すような径の大きな原子では、格子間位置に移るための活性化エネルギーは非常に大きくなる。つまり、径の大きな原子の場合、格子間位置に出る確率、すなわち f_I の値は小さ


くなることが判る。この様子を模式的に図7-5に示す。

しかも、径の大きな原子の場合、格子間位置に出てからも、格子間拡散をするためには周辺の原子をpush outする必要があり、 D_{MI} の活性化エネルギーも大きくなる。

このように、第一次近似では(7-38)式に示した K_1 の値は次の様に表される。

$$K_1 = C_1 \exp(- (H_{fi} + H_{mi}) / kT)$$

(7-41) 図7-5. 格子間原子による周辺結晶格子の歪



ここで、 H_{fi} 、 H_{mi} はそれぞれ、格子間位置の

不純物原子の生成エネルギーとmigration エネルギーである。、また、同様に、空孔の場合にも次式がなりたつ

$$K_2 = C_2 \exp(- (H_{fv} + H_{mv}) / kT) \quad (7-42)$$

したがって、fractional interstitialcy diffusion 係数、 f_I の値は

$$f_I = K_1 / (K_1 + K_2) = 1.0 / (1.0 + k_0 \exp(\Delta E / kT)) \quad (7-43)$$

である、一般に、原子半径の大きな原子では、 $\Delta E \gg kT$ となるので、 f_I は小さくなる。逆に、半径の小さな原子では f_I は大きくなることが予想される。

このことは実験事実からも明らかである。例えば1100°Cでの拡散では、半径の小さなボロン原子の場合 $f_I = 0.8$ [5]であり、逆にSb原子のような共有半径の大きなものでは $f_I = 0.02$ [4]と非常に小さくなっている。

また、拡散温度を上げてゆくと、 f_I の値は限りなく1.0にちかづく。

7.3. 2次元のOEDモデルとそのパラメータ

ここでは、これまで述べてきた点欠陥の挙動を司る基本的な式とそれに基づく不純物拡散の式を基に、高精度な2次元のOEDモデルを紹介する。

(1) 格子間シリコン原子の拡散係数

Mizuo 達の行った酸化雰囲気中でのSbの拡散実験[6]や7.2節の(7-20)式

から判るように、シリコン中の格子間シリコン原子と空孔とは基板内で再結合して局所的な質量作用の法則が成立っている。従って、格子間シリコン原子濃度と空孔濃度との積は場所によらず常に一定の値となる。

この様な条件の下では、格子間シリコン原子が空孔と相互作用することにより、両者の拡散係数は見掛け上同一となる。

したがって、(7-29)と(7-30)式ですでに述べたように、格子間シリコン原子の拡散を司る拡散方程式は次のように与えられる。

$$\frac{\partial C_i}{\partial t} = D_{\text{eff}} \nabla^2 C_i \quad (7-44)$$

以後、実効的な格子間シリコン原子の拡散係数、 D_{eff} 、としては裏面酸化法によるOSFの成長の実験から求めた次の式[7]を用いる。

$$D_{\text{eff}} = 8.6 \times 10^5 \exp(-4 \text{ eV} / kT) \text{ cm}^2 / \text{ s} \quad (7-45)$$

(2) Si/SiO₂界面での格子間シリコン原子の発生と消滅

酸化されているSi/SiO₂界面では、格子間シリコン原子の流れに対して全く異なる二つの要因がある。一つは格子間シリコン原子の発生項Gであり、他方はSi/SiO₂界面での再結合速度Rである。この様子を模式的に図7-6に示す。このうち、格子間シリコン原子の発生速度、G、はHuのモデル[1]に従って局所的な酸化速度、 dX_{ox}/dt 、に比例すると仮定している。すなわち、シリコンの酸化反応は不完全であり、酸化されている過程で不完全燃焼した格子間シリコン原子が一定の割合で発生するものとした。

$$G = K \cdot dX_{\text{ox}} / dt \quad (7-46)$$

また、再結合速度、R、については次式の様に過剰の格子間シリコン原子濃度に比例すると仮定した。

$$R = h \cdot (C_i - C_i) \quad (7-47)$$

なお、上式の右辺の中に示した熱平衡時の格子間シリコン原子の濃度は、第6章の(6-




図7-6. シリコン-酸化膜界面での格子間シリコン原子の発生と消滅の模式図

9) 式より、次の様に与えられる。

$$C_i^* = 2.4 \times 10^{10} \exp(-0.7 \text{ eV} / kT) \quad (7-48)$$

(3) 点欠陥濃度分布に基づく不純物の拡散係数

不純物の拡散は次の式で与えられる

$$\partial C / \partial t = D \nabla^2 C \quad (7-49)$$

ここで、CとDはそれぞれ、不純物の濃度と拡散係数である。実効的な不純物の拡散係数は格子間シリコン原子と空孔の寄与を取り入れて、(7-40)式より、次の式で与えられる[8]。なお、以下では簡単化のためにfやDの添字は省略する。

$$D = D^* \{ f (C_i / C_i^*) + (1-f) \cdot (C_v / C_v^*) \} \quad (7-50)$$

ここでfは真性拡散係数における格子間シリコン原子の寄与の割合である。さらに、局所的な質量作用の法則、(7-20)式を用いて(7-50)式を書き変えると、次のように不純物の拡散係数は格子間シリコン原子濃度だけの関数となる。

$$D = D^* \{ f (C_i / C_i^*) + (1-f) \cdot (C_i^* / C_i) \} \quad (7-51)$$

従って、不純物の拡散係数を求めるためには格子間シリコン原子分布を前もって計算しておく必要がある。

この様な不純物分布を計算していく手順を図式化すると図7-7の様になる。すなわち、まず最初に(7-46)と(7-47)式を用いてSi/SiO₂界面での格子間シリコン原子の発生量を見積もる。次にこの境界条件の基で(7-44)式を解き、シリコン中での格子間シリコン原子濃度分布を求める。さらに、この格子間シリコン原子濃度分布を用いて、不純物の拡散係数を導き、それに基づいた不純物の拡散を数值的に解いてゆく。そして、この手順を微小時間、Δt、毎に繰り返してゆく。




図7-7. 点欠陥濃度分布に基づく

不純物拡散の計算手順

(4) 数値計算の手法

今迄述べてきたシリコン基板中の点欠陥と不純物の拡散を同時に計算するためには通常の正方形メッシュを用いた差分法は使えない。これは、シリコン基板中における格子間シリコン原子の拡散係数が不純物の拡散係数に比べて約4桁大きいので、格子間シリコン原子と不純物原子の拡散領域を同時にカバーするためには最低100μm程度の計算領域が必要であることによる。もし、差分法をこの同時拡散に用いれば、この広い拡散領域をカバーするために非常に多くの格子点が必要になり、実用的な計算時間内では、格子間シリコン原子や不純物の拡散方程式は解けなくなるからである。従って、不純物拡散に対しては数μm程度の領域、また、格子間シリコン原子の拡散については100μmの領域を正確にシミュレーションし得る有限要素法で用いるようなメッシュを使う必要がある。ここではこの例として図7-8

のような局所的に細かい格子を採用した。さらに三角メッシュを用いているので任意の構造のデバイスに対しても応用出来る利点がある。




図7-8. 点欠陥分布に基づく不純物拡散の計算に用いたメッシュ。(b)は(a)の部分的な拡大図

図7-9は数値計算の手

順を示したフローチャートである。まず、最初は酸化による格子点の移動から始まる。すなわち、酸化されない領域では格子点を固定しておき、酸化される領域では局所的な酸化速度に比例した格子の移動を行っている。なお、この有限要素法によるプロセスシミュレータでは次式の様な酸化速度モデル[6]を用いている。

$$\frac{dX_o}{dt} = \frac{B}{2X_o+A} + C \exp\left(-\frac{X_o}{L}\right)$$

$$L = 7 \text{ nm} \quad (7-52)$$

(5) OEDシミュレーションに用いるパラメータの

導出




図7-9. 数値計算のフローチャート

ここでは、この有限要素法によるプロセスシミュレーションを用いて、2次元的なOEDのシミュレーションに必要な幾つかのパラメータを導出する。なお、導出すべきパラメータは、(7-46)、(7-47)および(7-51)式における格子間シリコン原子の表面での再結合速度、 h 、格子間シリコン原子の発生速度定数、 K 、リン原子に対する格子間拡散の割合、 f 、等である。一定の温度の下では、これらの3つのパラメータは拡散温度だけの関数である。なお、この様なOEDの現象を広範囲の酸化温度にわたって正確にモデル化するために、数多くの実験結果を用いて、パラメータの最適化を計った。

まず最初に、横方向OEDの実験結果から表面での格子間シリコン原子の再結合速度、 h 、を求めた。次に、OSFの成長速度の実験結果から求めてきた格子間シリコン原子濃度の解析的な式を基に格子間シリコン原子の発生速度、 K 、を導いている。最後に、格子間シリコン原子のリン拡散に及ぼす影響の割合、 f 、は数多くの一次元OEDの測定結果と比較することによって求めた。実際、これらのパラメータは互いに影響を及ぼし合っているので、一つのパラメータを変えると、他のデータと合わない事も見られたが、繰り返して合せ込み操作を行う事によって最適なパラメータ値を求めた。以下にその細かな手順を紹介する。

なお、この節では(100)面のシリコン基板中におけるリン原子の拡散をモチーフにした。

a. 格子間シリコン原子の消滅速度定数 (h)




図7-10. 横方向OED実験の模式図




図7-11. 横方向OED効果とシミュレーションとの比較

既に5章で述べた横方向OEDの実験結果に合致させるために最適化された再結合速度、 h 、は次式で与えられる。

$$h = 0.86 \cdot \exp(-1.8 \text{ eV} / kT) \text{ cm/s} \quad (7-53)$$


このパラメータを用いて計算した拡散係数の増加分は図7-10に示す様に酸化温度に関わらず、良く実験値と一致する。このことは求めてきた再結合速度、 h 、が広範囲のプロセス条件に適用できる事を示している。

さらに、このパラメータの活性化エネルギーは1.8 eVであり、Deal-Groveの酸化モデル[10]における線形酸化速度定数Aの活性化エネルギーとほぼ一致している。この事はシリコン結晶表面で格子間シリコン原子の再結合速度がSi-Siの結合反応で律速されていることを表している。

図7-12は892°Cで69時間酸化した時の格子間シリコン原子濃度の2次元的な分布を表している。なお、この計算には、図7-8に示したように、表面付近に細かな格子を刻んだメッシュを用い、左右の境界は格子間シリコン原子が流出しないように鏡映対称を仮定した。この図から、特に浅い領域では格子間シリコン原子が2次元的に分布している様子が顕著に認められる。

図7-12(b)は図7-12(a)で示した領域の内、シリコン基板の表面付近だけを取り上げ、リンのドーピングプロファイルも含んだ等濃度線を示した。この図から、点線で示した格子間シリコン原子が横方向に拡散してゆき、非酸化領域表面において再結合されている様子が判る。

また、選択酸化膜端付近では格子間シリコン原子濃度分布が大きく歪み、その結果、リン原子の拡散は非等方的になっていることが判る。



<100> Si 892°C 69 hr Dry O ₂ x _{ji} = 0.64 μm	Phosphorus ———		Interstitials - - - -	
	1: 1.0 x 10 ¹⁹	5: 1.0 x 10 ¹⁵	a: 5.5 x 10 ¹⁷	f: 3.0 x 10 ¹⁷
	2: 1.0 x 10 ¹⁸	6: 1.0 x 10 ¹⁴	b: 5.0 x 10 ¹⁷	g: 2.5 x 10 ¹⁷
	3: 1.0 x 10 ¹⁷	7: 1.0 x 10 ¹³	c: 4.5 x 10 ¹⁷	h: 2.0 x 10 ¹⁷
	4: 1.0 x 10 ¹⁶	(in cm ⁻³)	d: 4.0 x 10 ¹⁷	i: 1.5 x 10 ¹⁷
			e: 3.5 x 10 ¹⁷	(in cm ⁻³)




図7-12. (a) 格子間シリコン原子濃度分布
(b) 表面付近の格子間シリコン原子濃度とリン原子濃度分布

b. 格子間シリコン原子の発生パラメータ (K)

裏面ドライ酸化によるOSFの成長データを解析する事により、酸化界面における格子間シリコン原子の濃度は次式のように求められる。

$$(C_i - C_i^*) / C_i^* = 1.42 \times 10^{-8} \cdot \exp(2.4 \text{ eV} / kT) \cdot t^{-0.2} \quad (7-54)$$

ここで、tは秒で表した酸化時間である。

式(7-46)の中にある格子間シリコン原子の発生比例定数、K、の値を変えて、1次元の格子の下で格子間シリコン原子の濃度分布をシミュレーションし、(7-54)式と合せ込むことにより、Kの最適値が次の様に得られた。

$$K = 2.58 \times 10^{15} \exp(1.05 \text{ eV} / kT) + 1.6 \times 10^{19} \text{ (cm}^{-3}\text{)} \quad (7-55)$$

この結果を図7-13に示す。この結果から、低温になる程不完全燃焼してSi/SiO₂界面から掃き出される格子間シリコン原子の割合が増すことが判る。これは、高温で酸化すると、成長した酸化膜の粘性が小さく、Si/SiO₂界面に生じるストレスが小さくなり、界面のストレスによって強制的にもぎとられてゆく格子間シリコン原子の発生の割合が小さくなるためと考えられる。このKの値を用いて不




図7-13. 格子間シリコン原子の発生パラメータ (K)

完全燃焼して基板の中に拡散してゆ

く格子間シリコン原子の割合、 θ 、を見積もると、1200°Cで 10^{-3} 、900°Cで 4×10^{-2} となり、Huが予想した値[1]とほぼ一致している。

次にこのKの値を用いて計算した過剰の格子間シリコン原子濃度の酸化時間依存性を図7-14に示す。

この図の中にあるカーブ(実線)には2つの特徴的な部分が見られる。




図7-14. シリコン-酸化膜界面に於ける過剰格子間シリコン原子濃度の酸化時間依存性

1つは酸化時間の短い領域にみられる比較的平坦な部分と、他方は酸化時間と共に減少してゆく部分である。これらを少し詳しく解釈すると次の様になる。

(1) 酸化時間の短い時：基板の中に向かう格子間シリコン原子濃度の傾きは非常に大きいので、多量に発生したSi/SiO₂界面の格子間シリコン原子は発生とともに基板の中に流れていく。このため、表面付近での格子間シリコン原子の濃度は比較的小さく保たれている。しかし、酸化時間が進むにつれて、基板中の格子間シリコン原子濃度が上がり、基板中に流れ込む格子間シリコン原子の濃度の傾きが小さくなると、次第に表面濃度は上がってくる。

(2) 酸化時間の長い時：すでに基板中の格子間シリコン原子濃度は高くなっているため、基板中に流れ込む格子間シリコン原子の量は無視出来る。この様なとき表面付近の格子間シリコン原子の濃度は、酸化速度による格子間シリコン原子の発生と、表面の再結合速度との競合できまる。表面での格子間シリコン原子の濃度は t^{-n} 依存性を持ち、 $t \rightarrow \infty$ では $n=0.5$ となる。これは、(7-46)式の dX_{ox}/dt が、Deal-Groveの酸化モデルから判るように、酸化時間の -0.5 乗に比例して小さくなるからである、なお、図7-14に示した計算値と実験値とは余り一致していないように見える。これは点線で示す解析式が、実際の製造工程で使われている酸化時間領域(900°Cにおいて、5~20時間、1000°Cでは1~10時間、1100°Cでは1時間)において求められていることが原因であり、ここで示したOEDモデルの精度が悪い訳ではない。

この様な格子間シリコン原子の酸化時間依存性は不純物の拡散係数の酸化時間依存性に直接関連する。

c. リン拡散に対する格子間シリコン原子の寄与 (f)

(7-43)式に見られる格子間シリコン原子の寄与、f、の酸化温度依存性は数多くのOEDの実験データから導いた。なお、このfの値を求める計算では1次元の格子を用いた。この結果fに対する最適値として

$$f = 1.0 / (1.0 + 5.8 \times 10^{-8} \exp(1.77 \text{ eV} / kT)) \quad (7-56)$$

が得られた。図7-15はこの求めたfの値を示している。なお、このfに関しては発表論文毎にその値が異なっており、一般に受け入れられている値はない。これは用いる過剰の格子間シリコン原子の濃度モデルの違いに起因している。それにもかかわらず、ここで求めたfの値は文献[11]にまとめられた値に近い。なお、図7-15の中の点線で示し

たMatsumoto 達のデータと今回求めてきたものとの一致は余り良くないが、これは彼等の表現式が物理的な根拠に基いていないことによる。

この値を用いて、 $\langle D \rangle / D^*$ の比を酸化速度の関数としてプロットしたものを図7-16と図7-17に示す。ここで $\langle D \rangle$ は酸化雰囲気中のリンの拡散係数の時間平均である。これらの図の中に示した実験値 [12]-[15] は2通りに分類される。 $\langle D \rangle$

$/ D_N$ は測定した値そのものであるが、 $\langle D \rangle / D^*$ は高濃度拡散の効果を補正したものである。

実際の実用的なプロセス条件下では、かなりの温度範囲、酸化時間に於て実験との一致は良い。しかし、酸化時間の短い時には実験データとシミュレーション結果とは大きな差が認められる。これはモデルの精度が悪いのではなく、この種の測定を行うこと自体に問題があるからである。すなわち、問題は10分以下の酸化時間でこの種の実験を行っても炉の中にいた試料自体の温度が充分上がりきらずに試料を炉から引き出しているので、正確な酸化条件が不明な点にある。さらには、酸化時間が短いと不純物の拡散距離自体非常に短く、測定誤差が大きいことも考えられる。




図7-16. OED係数の酸化速度依存性




図7-15. リン拡散に対する格子間シリコン原子の寄与パラメータ (f)




図7-17. OED係数の酸化速度依存性

7. 4. 裏面酸化OEDとの比較によるモデルの検証

最後に、今回ここで求めたモデルパラメータの値が妥当であるかを検証するために、第5章に示した実験とまったく独立な、裏面酸化OED効果の実験[16]をシミュレーションする。

実験の模式図を図7-18に示す。最初、シリコン表面はリン原子で均一にドーピングして、窒化膜で表面を覆ってから、裏面からシリコン基板をエッチングして、70~400 μm にする。この後、1100 $^{\circ}\text{C}$ のドライ酸素雰囲気中で60~4000分酸化し、最後に試料を角度研磨して、化学的にステインを行った。この結果は、図7-18(b)に示すように二つの接合深さで特徴づけられる。一つはエッチングした領域の中心における




図7-18. 裏面酸化によるOED
評価実験の模式図

接合深さ、他方は酸化領域から遠く離れた点における接合深さで、それぞれ X_{jBO} 、 X_{jBN} で表わされる。このうち X_{jBN} は不活性ガス雰囲気中での接合深さに相当する。

この実験結果を図7-20に示す。この図から次のようなことが分る。

酸化膜の厚い試料(400 μm)では裏面で発生した格子間シリコン原子が表面に到達するまでに長い時間を要するので、 X_{jBO} と X_{jBN} の差は1000分以上にならないとみえてこない。逆に、薄い試料(70 μm)では60分程度の酸化時間でも X_{jBO} と X_{jBN} に差がでてくる。しかも、非常に長い時間(4000分)酸化すると、裏面での格子間シリコン原子の発生量が時間とともに減ってくるので、 X_{jBO}/X_{jBN} の値が時間とともに次第に小さくなる様子が認められる。

今回行った色々な膜厚の試料や酸化時間に対する X_{jBO}/X_{jBN} の実験値とシミュレーション結果は良く一致している。このことは今回求めてきたパラメータの値が正しいだけでなく、色々憶測




図7-19. 裏面酸化によるOED効果の実験とシミュレーション

されているOEDのモデル自体の正しさを証明している。

7. 5. 結言

本章では、まず最初に、すでに発表されている幾つかの格子間シリコン原子の発生や消滅のメカニズムについて述べ。続いて、シリコン基板の中では点欠陥の局所的平衡条件が成り立つことを示し、さらに点欠陥と不純物の拡散の関係を明らかにしている。

また、2次元のOED効果を正確にシミュレーションするため、第5章において述べた種々のパラメータの値を実験データと合せ込み、2次元の高精度OEDモデルを確立した。この合せ込みの過程では、選択酸化のLOCOS形状を現実と一致させ、更に拡散係数の大きく異なる不純物原子と格子間シリコン原子の双方の拡散が取扱えるように、有限要素法のプロセスシミュレータを採用した。最後に、こうして求めてきた合せ込みパラメータの妥当性を調べる為に、裏面酸化OED効果をシミュレーションし、実験と計算と良い一致を得た。

参考文献

- [1]S.M.Hu, J. Appl. Phys., 45, 1567 (1974)
- [2]T.Y.Tan and U.Goesele, Appl. Phys. Lett., 39, 86 (1981)
- [3]A.M.Lin, R.W.Dutton, D.A.Antoniadis and W.A.Tiller, J. Electrochem. Soc., 128, 1121 (1981)
- [4]T.Y.Tan and U.Goesele, Appl. Phys. Lett., 40, 616 (1982)
- [5]S.Matsumoto, Y.Ishikawa and T.Niimi, J. Appl. Phys., 54, 5049 (1983)
- [6]S.Mizuo and H.Higuchi, Jpn. J. Appl. Phys., 20, 739 (1981)
- [7]K.Taniguchi and D.A.Antoniadis, Appl. Phys. Lett., 42, 961 (1983)
- [8]D.A.Antoniadis, J. Electrochem. Soc., 129, 1093 (1982)
- [9]H.Z.Massoud, Stanford Electron. Lab., Stanford, CA, Tech. Rep. G502-1, 1983
- [10]D.E.Deal and A.S.Grove, J. Appl. Phys. 36, 3770 (1965)
- [11]U.Goesele and T.Y.Tan, in Impurity Diffusion and Gettering in Silicon, pp.105, Material Research Society, 1985
- [12]D.A.Antoniadis, A.M.Lin and R.W.Dutton, Appl. Phys. Lett., 33, 1030 (1978)
- [13]A.M.Lin, D.A.Antoniadis and R.W.Dutton, J. Electrochem. Soc., 128, 1131

(1981)

[14]S. T. Dunham, Stanford Electron. Lab., Stanford University, CA, Tech. Rep.

G502-02, 1985

[15]S. Solmi and P. Negrini, Appl. Phys. Lett., 45, 157 (1984)

[16]S. Mizuo and H. Higuchi, J. Electrochem. Soc., 129, 2292 (1982)

8. プロセスシミュレータの応用

プロセスシミュレータは、集積回路のプロセス設計に要する時間を大幅に短縮することを最大の目的としている。また、このプロセスシミュレータは、目標とするPN接合深さや酸化膜厚を得るためにはどのような工程で、如何なるプロセス条件を選択すべきかに対して、短時間にその解を得たり、製造プロセス装置の特性の変動がどの程度デバイス特性のばらつきに影響を与えるかといったプロセス敏感性の評価に対しても用いられる。

しかし、このデバイス特性のプロセス敏感性や後で述べるプロセスの最適化を行うためにはプロセスシミュレータとデバイスシミュレータを一体化したシミュレータの開発が必須である。図8-1に示す

プロセス・デバイス合体シミュレータはこの様な要請を満たすために作られたものである。




図8-1. プロセス・デバイス合体シミュレータの構成概念図

デバイスの製造工程をプロセスシミュレータに入力して、得られた不純物濃度分布や素子仕上がり形状等のプロセスデータを、図8-1に示す様にいったんパーマネントファイルに取める。デバイスシミュレータはこのファイルに格納されたプロセスデータを吸い上げ、各種印加電圧に対して計算を実行してデバイスの電気的な特性を出力するものである。

以下ではこのプロセス・デバイス合体シミュレーションシステムの応用例を紹介する。^{[1][2]}

8.1 プロセス敏感性評価

集積回路の設計者は、プロセス変動による電気的な特性の変化を考慮し、最悪の場合でも回路が動作する様に余裕をもってプロセス設計を行うのが常である。しかし、最近のような高密度集積回路ではプロセス余裕の小さな素子だけが設計されるため、デバイス特性の小さなばらつきによって製品の歩留が決まることが多くなっている。

一方ではプロセス装置の制御性を高めてプロセス変動を小さくする努力が払われているが、この変動量はデバイスを製造しているラインの管理基準や技術レベルで決まるある有限の値をもっている。

ここでは1.5 μm ゲート長のnチャンネルMOS FETの製造プロセス敏感性を調べた例を示す。評価する変動プロセス条件としては多くのパラメータの中、5つだけを選んだ。すなわち、図8-2で示す製造工程の中の矢印で示す、ゲート酸化時間、ゲート長、イオン注入量、アニーリング時間と温度を取り上げた。標準となる各プロセスの中心条件は次の通りである。ゲート酸化温度1000 $^{\circ}\text{C}$ （酸化膜厚 $\sim 400\text{\AA}$ ）、チャンネルイオン注入 $5 \times 10^{11}/\text{cm}^2$ （ボロンイオン）、ゲート長1.5 μm 、注入不純物のドライバイン温度1000 $^{\circ}\text{C}$ 、およびアニーリング時間30分である。これらのプロセス・シーケンスを図8-3(a)に示すプロセスシミュレータに入力して各プロセス工






図8-2. シミュレーションに用いたプロセスフローチャート

程を正確にシミュレーションし、その結果（酸化膜厚、不純物分布等のデータ）をディスク・ファイルに入れる。デバイスシミュレータ側では図8-3(b)に示すようにプロセスシミュレータの出力と印加電圧条件を基



(a) 二次元プロセスシミュレータの実行模式図

にポアソン式と電流連続の式とを連立的に解き、MOS素子の端子間電流や素子内部のキャリア分布



(b) 二次元デバイスシミュレータの実行模式図

図8-3. プロセスおよびデバイスシミュレータにおける実行概念図 電位分布等を入力す

る。ここで利用したデバイスシミュレータとしては、チャンネル長の変動、さらにゲート酸化膜下の不純物の再分布等を考慮し得る2次元デバイスシミュレータを用い、正確を期した。

ここで例題として計算したデバイスの基本構造は図8-4に示す通常のMOSFETである。このMOSFETはシリコン基板上にソース・ドレインと呼ばれる高濃度不純物領域と、この両者の間を流れる電流を制御するゲート領域から構成される。今回はデバイスの電流の流れる方向の断面(図中のAで示した断面)を取り上げ、ソース・ドレインの断面形状やチャンネル不純物分布が素子の電気的特性に与える影響を調べた(図8-5参照)。




図8-4. MOS素子の計算対象領域

一つの計算例として、図8-5(c)にゲート酸化温度の変化に対するMOSFETのしきい値の変動を示す。この図から、1000°C以上ではしきい値の変動は温度の上昇とともに急激に大きくなっている事が認められる。ゲート酸化温度の変化によって、ゲート酸化膜厚およびゲート酸化膜下の不純物分布が変化するが、なかでも最大の原因は温度上昇とともに酸化膜厚が加速度的に増加するためである。




図8-5. プロセスのゆらぎに対するゲート閾値電圧の変化

表8-1は、5つのプロセスパラメータの変動に対するゲートし

きい値のプロセス敏感性を示したものである。実際の製造技術としては拡散炉で±1°C、±1分、イオン注入で±1%以内に抑える事は十分可能であり、結局、リソグラフィエ

程における $\pm 0.1 \mu\text{m}$ のプロセス変動によるしきい値の変動分 12 mV が最大のプロセス感性要因となっている事が解る。従って、このようなシミュレーションを行うこと

表8-1 ゲート閾値電圧のプロセス感性

工 程	パラメータ	中 心 値	誤 差
酸 化	温 度	1000°C	$8.2 \text{ mV}/^\circ\text{C}$
イオン注入	ドーズ量	$5 \times 10^{17}/\text{cm}^2$	$3.0 \text{ mV}/\%$
リソグラフィ	ゲート長	$1.5 \mu\text{m}$	$12.0 \text{ mV}/0.1 \mu\text{m}$
アニーリング	温 度 時 間	1000°C 30分	$-1.0 \text{ mV}/^\circ\text{C}$ $-1.8 \text{ mV}/\text{分}$

によって、この素子製造工程においてはチャンネル部分のリソグラフィ工程の管理が最も重要であり、次にゲート酸化工程の温度管理が大切であることが判る。

8.2 製造プロセスの最適化への応用

今後用いられる微細なMOSFETでは、短チャンネル効果やソース・ドレイン間のパンチスルー等の影響が出やすくなるため、素子設計の段階で相当厳密なプロセス及び構造についての検討を加えて置く必要がある。ここでは、微細MOSFETプロセス最適化の一つの例としてパンチスルー現象を取り上げる。このパンチスルー現象は、本来チャンネルが形成されるはずの無いゲート電圧条件の下でも、ソース・ドレイン間電圧をある程度高くすると、ドレイン電流が急激に増加する現象である。これはドレイン接合における逆バイアス電圧による影響がソース接合にまで及ぶことによって生じる。このパンチスルー電流は図8-6に示すようにチャンネル表面よりかなり深い通路に沿ってソース・ドレイン間を流れていることが良く知られている。従って、この通路に沿って基板と同型不純物濃度を上げれば、このパンチスルー電流を防止することが出来る。通常、上記パンチスルーの影響を少なくするためにシリコン基板全体の不純物濃度を高める方法がとられているが、この方法を用いると逆にPN接合容量が増し、回路全体のスピードが落ちてくる弊害がみられる。この様な問題を解決するため、低濃度不純物基板上に作ったデバイスにパンチスルー防止用のイオン注入をする方法が最近広く用いられている。




図8-6. n-ch MOSFETにおけるパンチスルー現象と電流経路(点線)

ここでは、プロセスシミュレータの一つの応用として、このパンチスルー防止用イオン

注入の加速エネルギーを最適化した例を示す。まず、比抵抗 $12\Omega\text{cm}$ の(100)P型シリコン基板の上にMOSFETを試作し、多結晶シリコンを堆積する前の段階でゲート酸化膜を通してパンチスルー防止用のボロンイオンを注入する。このときのイオン注入量は $7 \times 10^{11}/\text{cm}^2$ とした。図8-7は、ソース・ドレイン間に16Vを印加し、パンチスルー電流の定義を $1\mu\text{A}/\mu\text{m}$ としたとき、パンチスルーしない最短チャンネル長 L_{eff} と加速電圧の関係をシミュレーションした結果




図8-7. パンチスルー防止イオン注入条件の最適化例

である。この図からおおむね160keV程度の加速電圧がチャンネル長がパンチスルー防止用イオン注入加速電圧の最適値であることが判る。

チャンネル長が短くなればデバイスの高密度化に有利であり、上記に示す方法でもって高密度化に対するプロセスの最適化が行なわれたことになる。しかし、実際のデバイス設計の最適化に対してはパンチスルーの問題以外にも数多くのデバイス特性上の制約条件があり、真の意味での総合プロセスの最適化は今後のシミュレーション技術の発展に期待しなければならない。

さらに、進歩したプロセス最適化の例では、あらかじめ目標とするデバイス特性を与えておき、これを実現するプロセスを予測する試みがなされている。この方法は計算に要する時間が長くなるという難点をもっており、実際には、かなり非現実的なものであるが、計算手法の改良と共に、最適化項目に重み関数を付加する手法を導入することによって近い将来実用化されて行くものと思われる。

8.3 デバイス特性の解析

チャンネル長が $1.0\mu\text{m}$ 以下の微細MOSFETは、長いチャンネル長のデバイスとは大きく異なった電気的な特性を示す。これは、小さなチャンネル長のデバイス内部の電界や電流の流れが従来のようにチャンネルの幅方向において、均一であるという仮定がもはや成立たないためである。特にチャンネル幅方向の端部(フィールド領域に接する部分)は微細デバイスの特異点として作用するので、微細MOSデバイスの解析には実質的に、3次元の

シミュレータが必要になってくる。ここでは、この様な要請に応え、新たに作成した3次元プロセスシミュレータと3次元デバイスシミュレータを結合したシステムを用いて、^[3] 微細素子特性を解析した例を紹介する。

図8-8は電子ビーム直接描画法を用いて作成したpチャンネルMOS素子の基板電流の最大値とチャンネル幅との関係を示したものである。この図から、チャンネル幅(W)が小さくなるにつれて基板電流が大きくなり、しかも、この傾向は1.0 μ m以下になると急激に顕著になっていることが判る。なお、この素子は選択酸化法によって素子間分離を行っており、フィールド酸化膜厚0.35 μ m




図8-8. p-ch MOSFETの最大基板電流とチャンネル幅との関係

ゲート酸化膜厚16nm、接合深さ0.3 μ mである。この基板電流の発生、すなわち、チャンネルを流れる電子のインパクト・イオン化によるホットエレクトロンの発生の問題は、デバイスの長期的な信頼性を考えていく上で最も重要なポイントである。ここではプロセス/デバイス合体システムを用いて、このホットエレクトロン発生の原因を明らかにする。

図8-9(a)はpチャンネルMOS素子におけるポテンシャル分布をSi/SiO₂界面で水平にスライスして表示したものである。印加電圧はVd = -3V、Vg = -1.6




図8-9. p-chMOS素子に於ける(a)ポテンシャルと(b)電位分布

Vで、デバイスの寸法は $W/L = 0.8 \mu\text{m}/0.8 \mu\text{m}$ である。このシミュレーションに用いたデバイスのチャネル表面での不純物分布を図8-9 (b)に示す。この図から判るようにチャネル・ストッパーとして注入したリン原子がフィールド領域からチャネル領域にまで拡散していることが判る。また、ドレインやソースの近傍では高濃度にドーブしたボロンの影響でn型のリン濃度が補償されている様子もみられる。

この様な不純物分布を基にして計算したデバイスの内部での電位分布をみると、ドレイン近傍のP点において、等電位線が極めて密集していることが判る。すなわち、この部分では他の部分に比べて電界が高くなっていることを表している。これはゲートのフリンジ電界がドレインのコーナー部で等電位線をドレイン側に押込んでいるためである。

図8-10は3次元の2キャリア・デバイスシミュレータを用いて計算したキャリアの発生状況を、 Si/SiO_2 界面に平行にスライスして示したものである。図から判るように、ドレイン近傍で高いキャリア発生が認められる。さらに、チャネル幅方向のエッジ付近、すなわち図8-9のP点近傍ではさらに高いキャリアの発生が認められる。

次に、同一印加電圧条件下で表面に垂直な面の等電位分布を図8-11に示す。特に、ドレイン近傍ではエッジ付近で電気力線の回りこみ、すなわち、“フリンジ”効果がみられる。このドレイン・フリンジ効果は3次元プロセス/3次元デバイスシミュレーションシステムによって初めて明らかにされたものであり、素子が微細化することによって、この現象は一層顕著になると思われる。




図8-10. p-ch MOSFETのドレイン近傍でのキャリアの発生






図8-11. ソース、ドレイン近傍での等電位線

8. 4. 結言

本章では、プロセスシミュレータとデバイスシミュレータとを結合したシステムを用いて、プロセスシミュレーションの利用技術として3つの応用例を示した。最初は、集積回路の製造条件の変化が実際のMOSデバイス特性に与える影響、即ち、プロセス敏感性の評価を取りあげる。その結果、微細MOSFETの製造工程においては、チャンネル部分のリソグラフィ工程の管理が最も大切であることを明らかにした。第2の応用例は、微細MOSFETのパンチスルー防止用のイオン注入条件の中、加速電圧を変数としてチャンネル長の最も短いデバイスの製造条件を設定する手法を明らかにした。最後の例は、チャンネル長 $1.0\mu\text{m}$ 以下のデバイスで顕著になってくる基板電流の原因を3次元プロセス/デバイスを用いて解析を行い、ドレイン近傍の電界の強い部分でインパクトイオン化が生じていることを明らかにした。

参考文献

- [1]S.Onga, M.Konaka, A.Ohmichi and R.Dang, Toshiba Rev., 40, 1 (1985)
- [2]R.Dang, M.Konaka, S.Onga, K.Taniguchi, A.Ito and H.Iwai, Toshiba Rev., 36, 609 (1981)
- [3]N.Shigyo, S.Onga M.Yoshimi and K.Taniguchi, accepted to Symp. on VLSI Technology, 1986

9. 総括

9. 1. 本研究の成果

集積回路製造プロセスシミュレータの開発とプロセスモデルの高精度化に関する研究を行い、数多くの重要な成果を上げることが出来た。本研究において得られた結果を以下に改めて要約して述べ、今後の課題や問題点を指摘して本論文の結論とする。

第4章では2次元のプロセスシミュレータ(TOPICS)の構成とシステム構成について検討した。

(1) 酸化工程を含む2次元のプロセスシミュレータを最初に開発し、実際のLSI製造工程の評価に適用出来ることを示した。

(2) プロセスシミュレーションで用いるFickの第2法則を差分法する方法、数値計算の解法、境界条件の設定方法の方法を明らかにした。

(3) 計算と実験の比較を行い、プロセスシミュレータ(TOPICS)が現行のデバイス特性を見積るツールとして十分な精度を有することが明らかになった。

第5章ではプロセスシミュレーションの精度向上にとって必須なプロセスモデルの中でも、特に重要な酸化による増速不純物拡散(Oxidation Enhanced Diffusion: OED)を取り上げ、実験的手法により、現象の把握と定量的な経験式の導出を行った。

(1) シリコン基板全面に均一に拡散した不純物拡散層を選択的に酸化して、その接合深さを測定することによって、OED効果の不純物濃度依存性、接合深さ依存性、酸化速度依存性、酸化温度依存性などを初めて定量的に明らかにした。

(2) 酸化雰囲気下での不純物拡散は2種類の格子点欠陥(空孔、格子間シリコン原子)を介して行われる事を確認した。

(3) 選択的に酸化した領域でのOED効果の横方向依存性や点欠陥の2次元的な分布を詳細に検討する為の実験を行い、定量的な経験式を導出した。

(4) 不純物拡散現象を高精度にシミュレーションするには、シリコン基板中の点欠陥濃度を時間および場所の関数として正確に求め、それにもとずいた不純物拡散係数を求めてくる事が必須であることを明らかにした。

第6章では高精度不純物拡散現象のモデル化にとって不可欠な、シリコン基板中の点欠陥の挙動を詳細に把握する為に、酸化誘起欠陥(Oxidation induced Stacking Fault: O

SF)をモニターとした実験の解析を行い、格子間シリコン原子の拡散を司る各種のパラメータの値を初めて明らかにした。

(1) 格子間シリコン原子の拡散係数の値は1100°Cで $\sim 10^{-9} \text{cm}^2/\text{s}$ であり、従来推測されていた拡散係数値よりかなり小さいことが判った。

(2) ここで導出した各種パラメータの値からシリコンの自己拡散のメカニズムが主として格子間シリコン原子の拡散によって生じている事を示した。

第7章では、詳細な格子間シリコン原子の発生や消滅のメカニズムと点欠陥と不純物の拡散の関係を明らかにし、更に、それらのモデルパラメータの値を求めている。

(1) 種々のモデルパラメータの値を実験データと合せ込み、2次元の高精度OEDモデルを確立した。

(2) シリコン中の点欠陥の分布を基に不純物の拡散現象を取扱った高精度プロセスシミュレータを最初に開発し、裏面酸化OED効果に適用して実験と計算と良い一致を得た。

第8章では、プロセスシミュレータとデバイスシミュレータとを結合したシステムを用いて、プロセスシミュレーションの利用技術として3つの応用例を示した。

(1) 集積回路の製造条件の変化が実際のMOSデバイス特性に与える影響、即ち、プロセス敏感性の評価を取りあげる。その結果、微細MOSFETの製造工程においては、チャンネル部分のリソグラフィ工程の管理が最も大切であることを明らかにした。

(2) 微細MOSFETのパンチスルー防止用のイオン注入条件の中、加速電圧を変数としてチャンネル長の最も短いデバイスの製造条件を設定する手法を明らかにした。

(3) チャンネル長1.0 μm 以下のデバイスで顕著になってくる基板電流の原因を3次元プロセス/デバイスを用いて解析を行い、ドレイン近傍の電界の強い部分でインパクトイオン化が生じていることを明らかにした。

以上の成果は、LSIの製造プロセスの設計を効率化する技法としての新しいプロセスシミュレーション技術分野を開いた研究として有意義なものである。

次にプロセスシミュレータに残された問題点や課題について述べる。

9.2. プロセスシミュレータの今後の展開

9.2.1 改良の方向

(1) プロセスモデルの精度向上

プロセスシミュレータの精度を向上させる上での最大の問題点は、プロセス・シミュレーションプログラムの中で用いられている個別のプロセスモデルの精度である。特に、全工程をシミュレーションした場合の精度は、その中で用いられているプロセス・モデルで決まるために、精度の悪いプロセスモデルでシミュレーションした場合には実験と大幅に食い違う計算結果となる。酸化、不純物拡散、イオン注入といった半導体製造の基幹プロセスでも標準以外の条件では実験と良い一致をしている訳ではない。これは、現在のプロセスモデルがLSIの標準製造プロセス条件を基にして作られているからである。これらプロセス・モデルの精度については、今後、評価技術の向上によって得られた結果を因にしてさらに精度の高いプロセスのモデルを作る必要がある。また今後、開発すべきプロセスモデルの代表例としては 例えば、(1) 減圧や高圧雰囲気下での酸化、(2) イオン注入直後の不純物の増速拡散、(3) 積層膜へのイオン注入などがある。

(2) 計算手法の効率化

又、第2の現行プロセス・シミュレータの問題としてはプロセス・モデルの精密化にともなって複雑化する計算をいかに効率よく行ってゆくかと言うことにある。特に、プロセス・シミュレータの次元が1次元から2次元、3次元に移行するにつれて計算時間やメモリ数が飛躍的に増大するので効率の良い計算手法を開発してゆかなければならない。

9.2.2 今後の展開

(1) シミュレーション範囲の拡張

プロセス・シミュレータの範囲は、厳密に言えば、デバイスの電気的特性に影響を与えるすべての要因をカバーすべきである。このデバイスの電気的特性に影響を与える要因としては、(1) デバイスを製造してゆく過程で必要不可欠な基本プロセス条件、例えば酸化温度、時間、不純物の種類、ドーズ量、加速エネルギーなど、現行プロセス・シミュレータでもすでに用いられている条件、(2) デバイス製造製造時に用いられる素材の純度、性質、例えばシリコン基板中の酸素、炭素、欠陥密度や分布、蒸着に用いるアルミニウムの純度、プロセス環境から汚染など現行プロセス機器の制御範囲外に置かれているもの、(3) プロセス機器の制御能力に関するもの、例えば、設定プロセス条件に対するばらつきの程度、機器構造に基く面内および厚さ方向の均一性の程度、などが挙げられる。

この内、(1) 以外の項目に関しては現行のシミュレーション技術の範囲に入っていない。しかし、デバイスの最終的な歩留を決定づけるのは(2) に起因するプロセス誘起欠陥

や(3)に起因するプロセス余裕(マージン)である。項目(2)に関しては、シリコン基板中に含まれる酸素、炭素などの不純物と熱処理によるプロセス誘起欠陥の発生メカニズムが明らかになった段階でデバイスの電気的特性だけでなく歩留までが予想出来るプロセスシミュレータが発表されるであろう。さらに、今後は、統計的手法を導入して、(3)のプロセス機器の制御能力のばらつきを考慮したプロセスシミュレータの開発も望まれる。

(2) シミュレーション機能の拡大

現在発表されているプロセスシミュレータは不純物分布、酸化膜厚の計算をし、目的とするプロセス設計を効率良く行う目的で使用されている。さらに、最近になって、このプロセスシミュレーション結果を直接、デバイスシミュレータに入れて個々の目的とする直流電流特性を求める事に利用され始めている。今後は、この範囲を拡大し、総合的な電気的特性を一度に計算し、回路設計者にも有益な知見を与えるプロセス・デバイス・回路統合システムを開発して行かねばならない。この様なシミュレータが開発されると、前節で言及したプロセスの総合的な最適化が容易に行われる様になり、集積回路の設計にとって本格的なCAD時代が到来する。しかし、この様な統合システムにおいては、シミュレータ間のデータ転送に人手が介在する繁雑さや、シミュレータを管理する負担が増えてくる。そこで上記利用者の負担をすべてコンピュータに任せ、コンピュータで一貫してシミュレーションを実行させたいという発想が生じてきた。一つの試みとして、U. C. Berkeleyではレイアウトプログラムとプロセスシミュレータとを自動統合したSIMPL [1]を開発しており、また、ヨーロッパでは形状シミュレータとプロセスシミュレータを自動統合したCOMPOSITE [2]を開発している。いずれも、目標としている統合システムは同じ形であり、その概念を図9-1に示す。図のなかの左の欄は作業の具体的な内容を表わしている。工程の進行とともに種々のシミュレータが呼び出されていく。利用者は工程に関連した基本的なコマンドを組合せるだけで統合システム側で自動的にシミュレーションを実行し、必要に応じてメモリファイルが作成されていく。この様な統合システムを可能にするためには、各シミュレータを宿主側のシステムレベルのプログラムで制御することが必須である。これまでのプロセスシミュレータは一度限りのバッチジョブが多かったが、上記統合システムではTSSモードによるジョブをマシン側から管理する方法を採用している。この様な手法が可能になった背景にはコンピュータのOSとLANが発展したことが挙げられる。これにより、複数のコンピュータ間で必要なデータを自由にやり取りすることも可能となった。例えば、大型のマトリックス計算が必要な場合には

スーパーコンピュータを用い、またグラフィック表示などの利用者とのインターフェース部にはミニコンピュータを用いて、用途に応じた計算機の使い分けが可能となっている。




図9-1. 素子設計総合システム概念図

集積回路の製造工程に沿って複数のジョブを連続して行うためには、シミュレータ間で渡されるデータのフォーマットを揃えるためのインターフェースが問題となる。例えば、形状シミュレータでは各形状データはストリング（線）モデルを用いて表わしている。一方プロセスシミュレータでは矩形又は3角メッシュを用いている。これらの間を双方向にデータを転送するためのインターフェースの作成が今後の大きな課題である。

参考文献

[1] K. Lee and A. R. Neureuter, VLSI Symp. VI-5, 1985
 [2] J. Lorentze, J. Pelka, H. Rysse, A. Sachs, A. Seidel and M. Suoboda, IEEE Trans. Electron Devices, ED-32, 1977 (1985)

謝 辞

本論文を纏めるにあたり、終始懇切なる御指導と御鞭撻を賜った大阪大学工学部電子工学科浜口智尋教授に衷心より感謝の意を表します。

論文作成にあたり、懇篤なる御指導を頂くとともに種々の御高配を賜った大阪大学工学部塙輝雄教授、平木昭夫教授ならびに米国MITのAntoniadis教授に深謝の意を表します。

また、著者が在学中、御指導と御教示を賜った大阪大学工学部西原浩教授、裏克己教授寺田浩詔教授ならびに児玉慎三教授に感謝の意を表します。

本研究の遂行の機会を与えて頂いた株式会社東芝総合研究所永井淳博士、超LSI研究所武石喜幸博士、総合研究所技監外山正春博士、第二研究部柏木正弘部長に厚くお礼申し上げます。

また、本研究の遂行ならびに論文の作成にあたり数々の御協力を頂いた株式会社東芝総合研究所研究第二部の恩賀伸二研究主務、研究第三部の黒沢景研究主務に心から感謝いたします。

末筆ながら、本研究の期間中終始有益な討論と協力を頂いた株式会社東芝超LSI研究所ならびに米国MITの各位に心から感謝します。

発表論文

欧文学会誌

- [1] A.Moritani, K.Taniguchi, C.Hamaguchi and J.Nakai, 'Electroreflectance Measurements on $Cd_xHg_{1-x}Te$ ', J.Phys.Soc.Jpn., 31, 945 (1971)
- [2] A.Moritani, H.Sekiya, K.Taniguchi, C.Hamaguchi, 'Optical Constants of HgTe and HgSe', Jpn.J.Appl.Phys., 10, 1410 (1971)
- [3] K.Taniguchi, A.Moritani, C.Hamaguchi and J.Nakai, 'Electro- and Thermo-reflectance of Layer Crystals Bi_2Te_3 and Bi_2Se_3 ', Surf.Sci., 37, 212 (1973)
- [4] A.Moritani, K.Taniguchi, C.Hamaguchi and J.Nakai, 'Electroreflectance Study of $Cd_xHg_{1-x}Te$ ', J.Phys.Soc.Jpn., 34, 79 (1973)
- [5] M.Yokogawa, K.Taniguchi, and C.Hamaguchi, 'Optical Absorption Spectra of MnO', Solid State Commun., 19, 261 (1976)
- [6] M.Yokogawa, K.Taniguchi, and C.Hamaguchi, 'Fine Structures in Optical Absorption Spectra of MnO', J.Phys.Soc.Jpn., 42, 591 (1977)
- [7] K.Taniguchi, 'Graphical Technique to Determine Minority Carrier Lifetime and Surface Generation Velocity Using Triangular-Voltage Sweep C-V Method', Solid State Electron., 21, 1057 (1978)
- [9] K.Shibata and K.Taniguchi, 'Generation Mechanism of Dislocations in Local Oxidation of Silicon', J.Electrochem.Soc., 127, 1383 (1980)
- [10] K.Taniguchi, K.Kurosawa and M.Kashiwagi, 'Oxidation Enhanced Diffusion of Boron and Phosphorus in (100) Si', J.Electrochem.Soc., 127, 2243 (1980)
- [11] K.Taniguchi, M.Kashiwagi and H.Iwai, 'Two-dimensional Computer Simulation Models for MOSLSI Processes', IEEE Trans. Electron.Devices, ED-28, 574 (1981)
- [12] H.Iwai, K.Taniguchi, S.Maeda and Y.Nishi, 'Two-dimensional Diffused Line Capacitance in Coplanar Processes', IEEE Trans. Electron.Devices, ED-29, 625 (1982)
- [13] S.Onga, Y.Mizutani, K.Taniguchi, M.Kashiwagi, K.Shibata and S.Kohyama, 'Characterization of Polycrystalline Silicon MOS Transistors and its Film Properties, I', Jpn.J.Appl.Phys., 21, 1472 (1982)
- [14] K.Taniguchi and D.A.Antoniadis, 'Kinetics of Self-Interstitials Generated at

- the Si/SiO₂ Interface', Appl.Phys.Lett., 42, 961 (1983)
- [15]K.Yamabe and K.Taniguchi, 'Time-dependent Dielectric Breakdown of Thin Thermally Grown SiO₂ Films', IEEE Trans. Electron Devices, ED-32, 432 (1985)
- [16]K.Kato, T.Wada and K.Taniguchi, 'Analysis of Kink Characteristics in Silicon-on-Insulator MOSFETs Using Two-carrier Modeling', IEEE Trans. Electron Devices, ED-32, 458 (1985)
- [17]K.Taniguchi and D.A.Antoniadis, 'The Lateral Extent of Oxidation Enhanced Diffusion of Phosphorus in (100) Silicon', Appl.Phys.Lett., 46, 944 (1985)
- [18]K.Suguro, T.Inoue, H.Hamasaki, T.Yoshii, M.Yoshimi, M.Takahashi, K.Taniguchi, M.Kashiwagi and H.Tango, 'Seeding Lateral Epitaxy of Silicon on Insulator with Improved Seed and Cap Structure by Pseudoline Shaped Electron Beam Annealing', Appl.Phys.Lett., 47, 696 (1985)
- [19]K.Kato and K.Taniguchi, 'Numerical Analysis of Switching Characteristics in SOI MOSFETs', IEEE Trans. Electron. Devices, ED-33, 133 (1986)
- [20]N.Shigyo, S.Onga and K.Taniguchi, 'Three Dimensional Simulation of Hot Carrier Effects in Submicron MOSFET's' to be published in Trans. Electron. Commun. Japan, 1986
- [21]D.Collard and K.Taniguchi, 'IMPACT-a point based 2-D Process simulator. -Modeling the lateral oxidation enhanced diffusion of dopants in silicon-' submitted to IEEE Trans. Electron Devices.
- [22]A.Toriumi M.Yoshimi, M.Iwase, K.Taniguchi and C.Hamaguchi, 'Experimental Determination of MOS Inversion Layer Thickness' to be published in Surf. Sci.
- [23]T.Wada, M.Yoshimi, K.Tsuchiya and K.Taniguchi, 'A New Model for Anomalous Short Channel Effect on MOSFET with Gate Bird's-beak structure', submitted to IEEE Trans. Electron Devices

国際会議録

- [1] K. Shinada, S. Shinozaki, K. Kurosawa and K. Taniguchi, 'Nature and Mechanism of Emitter-Collector Short in Oxide Isolation Bipolar Integrated Circuits', IEDM Tech. Digest, pp. 344, 1979
- [2] H. Iwai, K. Taniguchi, M. Konaka, S. Maeda and Nishi, 'Two-dimensional Nature of Diffused Capacitance in Coplanar MOS Structures', IEDM Tech. Digest, pp. 728, 1980
- [3] S. Onga, M. Konaka, K. Taniguchi, H. Iwai and R. Dang, 'SUBMODAN - A Composite Process/Device Simulation System for Short Channel MOSFET', Proc. 4th International Symposium on Silicon Material Science and Technology, pp. 1020, 1981
- [4] K. Yamada, M. Kashiwagi and K. Taniguchi, 'Formation of Shallow P+n Junction by low Temperature Annealing', Proc. of the 15th Conf. on Solid State Devices, pp. 157, 1982
- [5] K. Taniguchi and D. A. Antoniadis, 'Kinetics of Silicon Interstitial Defects from Oxidation Stacking Fault Observation', Proc. of Sym. on Defect in Silicon, pp. 315, 1983
- [6] K. Yamabe, K. Taniguchi and Y. Matsushita, 'Thickness Dependence of Dielectric Breakdown Failure of Thermal SiO₂ Films', Proc. of Sym. on Defect in Silicon, pp. 629, 1983
- [7] K. Yamabe, K. Taniguchi and Y. Matsushita, 'Thickness Dependence of Dielectric Breakdown Failure of Thermal SiO₂ Films', Proc. 21th Int. Reliability Phys. Symp., pp. 184, 1983
- [8] K. Kato, T. Wada and K. Taniguchi, 'Transient Analysis of Drain Current in Silicon-on-Insulator (SOI) MOSFETs', Proc. of the 16th Conf. on Solid State Devices and Materials, pp. 68, 1984
- [9] K. Terashima, C. Hamaguchi and K. Taniguchi, 'Monte Carlo Simulation of Two-Dimensional Hot Electrons in n-type Si Inversion Layers', Proc. of Int. Conf. on Superlattice, Microstructures and Microdevices
- [10] T. Inoue, K. Shibata, K. Kato, T. Yoshii, I. Higashinakagawa, K. Taniguchi and

- M.Kashiwagi, 'Electron-beam recrystallization of silicon layers on silicon dioxide', Mat. Res. Soc. Symp. Proc., vol.23, 523 (1984)
- [11]K.Taniguchi and D.A.Antoniadis, 'The lateral extent of oxidation enhanced diffusion of phosphorus in (100) silicon', Electrochemical Society Meeting, Fall, Abstract No.484, 1984
- [12]C.Hamaguchi, T.Mori, T.Wada, K.Terashima, K.Taniguchi, K.Miyashita and H.Hirata, 'Physics of nanometer structure devices', Proc.Int.Sym.on nanometer devices, pp.34, 1984
- [13]Y.Nishi, K.Taniguchi and J.Matsunaga, 'Technology and Modeling for MOSIC/VLSIs - state of the art', Proc.of 14th European Solid State Device Research Conf., pp.42, 1984
- [14]M.Yoshimi, K.Suguro, M.Takahashi, T.Hamasaki, T.Inoue, T.Yoshii, K.Taniguchi and H.Tango, 'Stacked SOI CMOS Fabricated with Seeding Lateral Epitaxy', Proc. on VLSI Technology, pp.26, 1985
- [15]S.Onga and K.Taniguchi, 'A Three Dimensional Process Simulator and its Application to Submicron VLSIs', Proc. on VLSI Technology, pp.68, 1985
- [16]A.Toriumi, M.Yoshimi and K.Taniguchi, 'A Study of Gate Current and Reliability in Ultra-Thin Gate Oxide MOSFETs', Proc. on VLSI Technology, pp.110, 1985
- [17]Y.Tsunashima, T.wada, K.Yamada, T.Moriya, M.Nakamura, R.Dang, K.Taniguchi, M.Kashiwagi and H.Tango, 'Metal-Coated Lightly-Doped Drain (MLD) MOSFETs for Submicron VLSIs', Proc. on VLSI Technology, pp.114, 1985
- [18]K.Taniguchi, 'Three Dimensional ICs and an Application to High Speed Image Processor', Proc.of 7th Symp.on Computer Arithmetic, pp. , 1985
- [19]T.Yoshii, T.Hamasaki, K.Suguro, T.Inoue, M.Yoshimi, K.Taniguchi, M.Kashiwagi and H.Tango, 'Lateral Seeding Epitaxy of Silicon Films on Insulators Using Electron Beam Annealing', Extended Abstract of 2nd Int.Workshop on Future Electron Devices, pp.51, 1985
- [20]K.Kato and K.Taniguchi, 'Floating Substrate Effects on the Characteristics of SOI MOSFET', Extended Abstract of 2nd Int.Workshop on Future Electron

- Devices, pp.123, 1985
- [21]K.Kato and K.Taniguchi, 'Transient Characteristics of SOI MOSFET', Proc. of ISCAS, pp.913, 1985
- [22]A.Toriumi, M.Yoshimi, M.Iwase and K.Taniguchi, 'Experimental Determination of Hot Carrier Energy Distribution and Minority Carrier Generation Mechanism due to Hot Carrier Effects', IEDM Tech. Digest, pp.56, 1985
- [23]S.Onga, N.Shugyo, M.Yoshimi and K.Taniguchi, 'Analysis of Submicron MOS Device Characteristics using a Composite Full Three-Dimensional Process/Device Simulation System', accepted to Symp. on VLSI Technology, 1986

邦文学会誌

電子通信学会論文誌

1. 恩賀伸二、谷口研二 「3次元プロセス・シミュレータの開発とその応用」 電子通信学会論文誌C、12月号、1016頁、1985年
2. 恩賀伸二、谷口研二 「3次元モンテカルロイオン注入シミュレータの開発」 電子通信学会論文誌C、4月号、1986年

電子通信学会誌

1. 谷口研二 「LSIのプロセスシミュレーションの現状と動向」 電子通信学会誌、第65巻、12号、1303頁、1982年
2. 恩賀伸二、谷口研二 「VLSIのプロセスシミュレーション」 電子通信学会誌、第69巻、1986年（予定）

著書（共著を含む）

1. プロセスデータ・ハンドブック、前田和夫他、サイエンスフォーラム、昭和57年
2. 超LSI技術〔6〕、西沢潤一郎他、半導体振興会、昭和57年
3. 半導体デバイス工学、浜口智尋他、昭晃堂、昭和60年
4. 超高速MOSデバイス、香山晋他、培風館、昭和61年
5. 集積回路の製作技術、武石他、昭和61年
6. シリコン結晶とドーピング、阿部孝夫他、丸善、昭和61年

研究会資料

半導体トランジスタ研究会

1. 森谷明弘、谷口研二、関谷秀樹、浜口智尋、中井順吉 「Cd_xHg_{1-x}TeのElectroreflectance」 半導体トランジスタ研究会資料SSD70-34、1970年
2. 谷口研二、竹内幸雄 「選択酸化法における横方向酸化」 半導体トランジスタ研究会資料SSD77-99、1977年
3. 品田、谷口研二、黒沢景 「選択酸化技術を適用したバイポーラトランジスタのコレクタ・エミッタ耐圧不良」 半導体トランジスタ研究会資料SSD79-36、1979年

4. 山部紀久夫、谷口研二 「薄い酸化膜の欠陥」 半導体トランジスタ研究会資料SSD82-103、1982年
5. 鳥海明、岩瀬政雄、吉見信、谷口研二、浜口智尋 「反転層容量の定量的評価および解析」 半導体トランジスタ研究会資料SSD85-15、1985年
6. 鳥海明、岩瀬政雄、吉見信、谷口研二 「薄膜ゲート酸化膜MOSFETのゲート電流及びキャリア注入効果」 半導体トランジスタ研究会資料SSD85-17、1985年
7. 網島祿隆、和田哲典、谷口研二 「サブミクロンVLSIを指向したMLD-MOSトランジスタ」 半導体トランジスタ研究会資料SSD85-49、1985年
8. 恩賀伸二、谷口研二、他 「3次元モンテカルロイオン注入シミュレータの開発と応用」 半導体トランジスタ研究会資料SSD85-54、1985年
9. 蒲原格、和田哲典、谷口研二 「微細素子に入射した線による素子間干渉効果」 半導体トランジスタ研究会資料SSD85-61、1985年
10. 和田哲典、蒲原格、谷口研二 「MOSFETの高速スイッチング動作における基板電流の解析」 半導体トランジスタ研究会資料SSD85-62、1985年

半導体・集積回路シンポジウム

1. 谷口研二、黒沢景、竹内幸雄 「Coplanar技術における微細化と薄膜化の考察」 第15回半導体・集積回路シンポジウム予稿集 頁、1977年
2. 谷口研二、黒沢景、柏木正弘 「ホウ素とリンの酸化雰囲気中での拡散」 第16回半導体・集積回路シンポジウム予稿集 30頁、1978年
3. 柴田健二、谷口研二、黒沢景 「選択酸化法における結晶欠陥の発生および不純物の異常拡散」 第17回半導体・集積回路シンポジウム予稿集 102頁、1979年

その他

1. 谷口研二、柏木正弘 「2次元プロセスシミュレーション」 電気学会合同研究会資料 EDD-81-2、11頁 昭和56年1月
2. 壇良、小中雅水、恩賀伸二、谷口研二、伊藤章、岩井洋 「プロセス/デバイス合体シミュレータとその応用」 東芝レビュー、第36巻、609頁、昭和56年
3. 谷口研二 「酸化によって発生した点欠陥の挙動」 半導体格子欠陥シンポジウム、

未踏加工技術協会、昭和59年5月

4. 谷口研二 「超LSIに用いられる酸化膜の諸問題」 第1回薄膜スクール、日本学術振興会、昭和59年9月
5. 谷口研二「サブミクロンMOSFETの特性」 セミコン大阪、テクノロジー・セミナー、予稿集 229頁、昭和60年

口頭発表

応用物理学会学術講演会

1. 谷口研二 「MOS-Cの鋸歯電圧応答による少数キャリアライフタイムと表面発生速度の測定方法」 第24回 応用物理学会学術講演会 講演予稿集(春季) 165頁、1977年
2. 谷口研二、黒沢景、柏木正弘 「酸化性雰囲気下におけるシリコン中硼素と燐の拡散」 第26回 応用物理学会学術講演会 講演予稿集(春季) 431頁、1979年
3. 谷口研二、黒沢景 「選択酸化後の酸化膜の欠陥」 第39回 応用物理学会学術講演会 講演予稿集(秋季) 408頁、1979年
4. 谷口研二、柴田健二 「シリコン酸化膜中のX線照射損傷のレーザーアニール」 第27回 応用物理学会学術講演会 講演予稿集(春季) 522頁、1980年
5. 恩賀伸二、柴田健二、谷口研二、柏木正弘 「SUPREMI Iの評価とその改良」 第27回 応用物理学会学術講演会 講演予稿集(春季) 548頁、1980年
6. 谷口研二、柏木正弘 「2次元プロセスシミュレータの開発」 第41回 応用物理学会学術講演会 講演予稿集(秋季) 503頁、1980年
7. 黒沢景、谷口研二、堀池靖浩 「シリコンの反応性イオンエッチングによる欠陥発生と素子特性」 第41回 応用物理学会学術講演会 講演予稿集(秋季) 547頁、1980年
8. 黒沢景、谷口研二 「酸化膜の反転エッチングによる素子間分離法」 第28回 応用物理学会学術講演会 講演予稿集(春季) 592頁、1981年
9. 山部紀久夫、谷口研二 「薄いシリコン酸化膜の絶縁破壊耐圧」 第29回 応用物理学会学術講演会 講演予稿集(春季) 671頁、1982年
10. 山部紀久夫、谷口研二、松下嘉明 「熱酸化SiO₂膜の欠陥密度の膜厚依存性とその原因の考察」 第43回 応用物理学会学術講演会 講演予稿集(秋季) 449頁、1982年
11. 古見信、岩瀬政雄、鳥海明、高橋稔、谷口研二 「薄いゲート酸化膜MOSFETにおける電流駆動力の飽和現象」 第45回 応用物理学会学術講演会 講演予稿集(秋季) 393頁、1984年
12. 恩賀伸二、谷口研二 「微細素子用3次元プロセスシミュレータの開発とその応用」

405頁、1984年

13. 和田哲典、谷口研二 「2キャリア過渡解析シミュレータとその応用」 第45回
応用物理学会学術講演会 講演予稿集(秋季) 485頁、1984年
14. 加藤弘一、和田哲典、谷口研二 「SOI素子のスイッチング特性の2次元解析」
第32回 応用物理学会学術講演会 講演予稿集(春季) 558頁、1985年
15. 吉見信、高橋稔、谷口研二、他 「EBアニール法で試作した三次元素子の特性評
価」 第46回 応用物理学会学術講演会 講演予稿集(秋季) 406頁、198
5年
16. 吉見信、高橋稔、谷口研二 「EBアニールを用いたシーディングエピタキシにお
ける熱解析シミュレーション」 第46回 応用物理学会学術講演会 講演予稿集
(秋季) 447頁、1985年
17. 恩賀伸二、谷口研二、他 「3次元モンテカルロイオン注入シミュレータの開発と
BF₂ イオン注入の考察」 第46回 応用物理学会学術講演会 講演予稿集(秋季)
447頁、1985年
18. 鳥海明、岩瀬政雄、吉見信、谷口研二 「ホットキャリア効果によるフォトン生成
およびそのエネルギースペクトラムの解析」 第46回 応用物理学会学術講演会
講演予稿集(秋季) 469頁、1985年
19. 加藤弘一、執行直之、和田哲典、恩賀伸二、小中雅水、谷口研二 「素子設計統括
シミュレータ」第33回 応用物理学会学術講演会 講演予稿集(春季)
1986年
20. 恩賀伸二、谷口研二 「2次元プロセスシミュレータHITOPの開発とその応用」
第33回 応用物理学会学術講演会 講演予稿集(春季) 1986年
21. 和田哲典、吉見信、土屋賢二、谷口研二 「ゲート・バースピークによるMOSF
ETの逆短チャネル効果」 第33回 応用物理学会学術講演会 講演予稿集(春季)
1986年
22. 谷口研二 「格子間シリコン原子の不純物拡散に及ぼす影響」 第33回 応用物
理学会学術講演会 講演予稿集(春季) 1986年
23. D. Collard、谷口研二 「基板中の点欠陥分布に基く2次元不純物拡散シミュレ
ータ」第33回 応用物理学会学術講演会 講演予稿集(春季) 1986年
24. 鳥海明、岩瀬政雄、谷口研二、秋山豊 「n-ch MOSFETにおける電子温

度の分光法による評価」 第33回 応用物理学会学術講演会 講演予稿集(春季)

1986年

電子通信学会講演会

1. 谷口研二、黒沢景、柏木正弘 「酸化雰囲気中での不純物拡散を考慮したプロセスシミュレータ」 昭和55年度電子通信学会総合全国大会予稿集、371頁
2. 恩賀伸二、小中雅水、谷口研二、岩井洋、沢田静雄、他 「プロセス/デバイス合体シミュレーションシステム構成とその応用」 昭和56年度電子通信学会総合全国大会予稿集、S2-4
3. 執行直之、恩賀伸二、吉見信、谷口研二 「微細MOSFETにおけるホットキャリア現象の3次元シミュレータによる解析」 昭和61年度電子通信学会総合全国大会
4. 吉見信、和田哲典、土屋賢二、谷口研二 「微細MOSFETにおける逆短チャネル効果」 昭和61年度電子通信学会総合全国大会

日本物理学会講演会

1. 森谷明弘、谷口研二、浜口智尋、中井順吉 「Cd_xHg_{1-x}のElectroreflectance」 日本物理学会講演会予稿集(秋季)1970年
2. 森谷明弘、関谷秀樹、谷口研二、眞壁遼治、浜口智尋、中井順吉 「HgTeとHgSeの光学定数」 日本物理学会講演会予稿集(春季)1971年
3. 森谷明弘、谷口研二、関谷秀樹、浜口智尋、中井順吉 「HgTeとHgSeのElectroreflectance」 日本物理学会講演会予稿集(春季)1971年
4. 森谷明弘、谷口研二、関谷秀樹、浜口智尋、中井順吉 「Cd_xHg_{1-x}のElectroreflectance (II)」 日本物理学会講演会予稿集(春季)1971年
5. 谷口研二、森谷明弘、浜口智尋、中井順吉 「Bi₂Se₃のElectroreflectance」 日本物理学会講演会予稿集(春季)1972年
6. 谷口研二、森谷明弘、浜口智尋、中井順吉 「Bi₂Te₃、Bi₂Se₃のThermo- and Electro-reflectance」 日本物理学会講演会予稿集(秋季)1972年
7. 谷口研二、浜口智尋、中井順吉 「反強磁性体MnOの波長変調と吸収」 日本物理学会講演会予稿集(秋季)1973年