



Title	スケーラブルセンサネットワークのための回路技術に関する研究
Author(s)	井田, 司
Citation	大阪大学, 2008, 博士論文
Version Type	VoR
URL	<a href="https://hdl.handle.net/11094/121">https://hdl.handle.net/11094/121</a>
rights	
Note	

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名	井 田	つかさ
博士の専攻分野の名称	博士(工学)	
学位記番号	第 22060 号	
学位授与年月日	平成 20 年 3 月 25 日	
学位授与の要件	学位規則第 4 条第 1 項該当	
	工学研究科電気電子情報工学専攻	
学位論文名	スケーラブルセンサネットワークのための回路技術に関する研究	
論文審査委員	(主査) 教授 谷口 研二	
	(副査) 教授 伊藤 利道 教授 尾崎 雅則 教授 片山 光浩 教授 近藤 正彦 教授 杉野 隆 教授 栖原 敏明 教授 森 勇介 教授 森田 清三 教授 八木 哲也 准教授 橋本 昌宜 准教授 松岡 俊匡	

### 論文内容の要旨

本論文はセンサネットワークにおけるスケーラビリティの向上を実現するための回路技術についてまとめたものであり、以下の六章で構成した。

第一章では研究の背景であるセンサネットワークと研究の目的について述べた。

第二章ではセンサ部のアナログフロントエンド回路に使用する極低消費電力  $\Delta\Sigma$  モジュレータの設計に関する研究について述べた。弱反転領域動作 MOSFET を使用したオペアンプの諸特性が  $\Delta\Sigma$  モジュレータ性能に与える影響を回路シミュレーションで分析した結果、スルーレートが最も大きな要因であることを確認した。この極低消費電力  $\Delta\Sigma$  モジュレータ固有の問題を解決するため、電流量を動的に制御し、スルーレートを増強する Adaptive Bias オペアンプを組み込んだ  $\Delta\Sigma$  モジュレータを提案した。設計・試作を行ったところ、従来の定電流バイアスを用いたモジュレータと比較して、同一消費電流で約 15~20 dB の SNDR の改善が得られた。消費電力は 13 nW となった。

第三章では Adaptive Bias オペアンプについて述べた。スイッチトキヤパシタ回路の高速化には、スルーレート特性を改善することが最も効果的である。消費電流を抑制したまま、高速動作を実現するため、入力振幅の絶対値をミニタし、その大きさに応じて電流値を制御する Adaptive Bias 回路を提案した。提案回路をスイッチトキヤパシタ積分器に用いたところ、従来回路と比較して、セトリング時間が約 12 倍改善された。

第四章ではセンサの計測データを転送する有線 CDMA インタフェースの可変ゲインアンプについて述べた。有線 CDMA インタフェースでは、センサ数の増減などによるバス容量に応じてバスラインの電圧振幅が変動する。回路シミュレーションを用いて、このバスラインの振幅を一定値内に収める可変ゲインアンプの仕様を検討した。Multiple-Differential-Pair 構成の可変ゲインアンプの利得設定とゲインとの線形性を改善するためのバイアス回路を提案した。バイアス回路の採用により、利得設定が適切に行われ、利得の線形性も改善されることを回路シミュレーションを用いて確認した。

第五章ではデータレートが大幅に異なるビットデータの取得が可能な広帯域 CDR 回路について述べた。広帯域 CDR 回路で生じる擬似ロックの問題に対応するため、オーバーサンプリングを用いた CDR 回路の制御方式を提案した。提案回路では最大連続同符号長が既知の信号に対して、データエッジごとに連続同符号長を確認・更新する回路

ブロックの導入により擬似ロックを回避した。数値シミュレーションの結果、2桁以上にわたる広帯域信号に対して、正しくロックすることを確認した。

第六章では本論文をまとめた。

## 論文審査の結果の要旨

本論文は拡張性のあるセンサネットワークを実現する電子回路に関する研究をまとめたものであり、6章より構成されている。

第1章では、本研究の技術的背景および本研究で得られた結果の概要と各章間の関連を述べている。

第2章では、センサ用フロントエンド回路としてMOSトランジスタの弱反転領域を用いた $\Delta\Sigma$ モジュレータの設計法について述べている。省電力下での $\Delta\Sigma$ モジュレータの特性はオペアンプのスルーレートが最も大きく影響することをシミュレーションで確認している。試作した $\Delta\Sigma$ モジュレータの実測の結果、消費電力が13 nWと小さく、従来の強反転動作モジュレータの1000分の1以下の電力で実現できることを示している。

第3章では、省電力の下でスルーレートを増強する適応型バイアスオペアンプについて述べている。この2つの入力端子電位差に応じて出力電流値を制御する適応型バイアス回路を積分器に用いると従来回路に比べセトリング時間が約1/12に短縮されることが示されている。

第4章では、スケーラブル有線CDMAインターフェースに使用する可変ゲインアンプの構成について述べ、可変ゲインアンプの最大入力レンジとゲインの線形性などの仕様を満たすMultiple-Differential-Pair構成のアンプとバイアス回路を提案している。

第5章では、センサからの出力信号や通信ノード間の様々なビットレートのデータ転送に対応できる広帯域CDR(Clock and Data Recovery)回路について述べている。広帯域CDR回路の課題である擬似ロックを回避するため、オーバーサンプリングを用いたCDR回路の新しい制御方式を提案し、2桁以上の信号ビットレートの変化に対して正確にロックすることをシミュレーションで確認している。

第6章では、本研究で得られた知見を総括している。

以上のように、本論文では、センサネットワークに用いる①適応型バイアスオペアンプ、②有線CDMA用可変ゲインアンプ、③広帯域CDRなどを新たに提案し、それらが優れた性能を示すことを明らかにしている。これらの研究成果および本論文で述べた設計・運用時の拡張性保証の手法は、センサネットワークのみならず広くエレクトロニクス産業の発展に大きく寄与するものである。

よって、本論文は博士論文として価値あるものと認める。