



| | |
|--------------|---|
| Title | Parallel Algorithms on Processor Arrays with Buses |
| Author(s) | 中野, 浩嗣 |
| Citation | 大阪大学, 1992, 博士論文 |
| Version Type | VoR |
| URL | https://doi.org/10.11501/3087968 |
| rights | |
| Note | |

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

| | |
|------------|--|
| 氏名 | なかのこうじゅ |
| 博士の専攻分野の名称 | 博士(工学) |
| 学位記番号 | 第10281号 |
| 学位授与年月日 | 平成4年3月25日 |
| 学位授与の要件 | 学位規則第4条第1項該当 基礎工学研究科 物理系専攻 |
| 学位論文名 | Parallel Algorithms on Processor Arrays with Buses (バス結合プロセッサアレイ上の並列アルゴリズム) |
| 論文審査委員 | (主査) 教授 都倉 信樹 (副査) 教授 嵩 忠雄 教授 橋本 昭洋 教授 谷口 健一 |

論文内容の要旨

本論文は、バス結合プロセッサアレイの並列アルゴリズムに関する研究について、まとめたものである。

バス結合プロセッサアレイ上では、複数のプロセッサが1つのバスに対して同時に送信を行なうことが考えられる。この同時送信に関して、exclusive(同時送信禁止), common(同じ値のときのみ同時送信可), arbitrary(同時送信のとき、送信データうち、任意の一つが実際に通信), priority(同時送信のとき、バスの最も右端のプロセッサが送信に成功し、実際に通信される)、などのモデルが提案されている。これらのうち、exclusive, common, arbitrary, priorityの順で能力が高くなるが、逆に、実現性は低くなる。しかし、真に能力差があるかどうかは知られていなかった。本論文第2章で、priorityモデルのバスで行なわれる通信をより能力の低いcommonモデルのバスを用いてシミュレートする現実的な方法を示した。したがって、priority, arbitrary, commonモデルのバスには、本質的な能力差はないと結論できる。

第3章と第4章では、バス結合プロセッサアレイ上における並列ソーティングについて議論した。ソーティングは、逐次アルゴリズムと並列アルゴリズムともに、最もよく研究が行なわれている重要な問題である。N個のプロセッサをW本のバスで結合したプロセッサアレイでN要素のソーティングを行なうには、少なくとも $\Omega(N/W)$ 時間必要とする。既知の結果として、 $W=O(\sqrt{N}/\log N)$ のとき、 $O(N/W)$ 時間でソーティングを行なう最適なアルゴリズムが知られている。第3章ではこの結果を改善し、任意の固定された $\epsilon > 0$ に対して、 $W \leq N^{1-\epsilon}$ のより広い場合について、最適にソーティングを行なえることを示した。さらに、2次元格子上にプロセッサを並べ、バスを各行各列に配置したプロ

セッサアレイ上でも、同様にソーティングが行なえることを示した。

第2章と第3章で議論したバス結合プロセッサアレイは、バスの形状は動的に変化しない静的なものであった。最近バスの形状を動的に変化させることのできる、再構成アレイと呼ばれるバス結合プロセッサの研究が、盛んに行なわれるようになってきた。例えば、 $N \times N^2$ 個のプロセッサからなる再構成アレイ上で N 要素のソーティングを定数時間で行なうアルゴリズムが知られている。この結果を改善し、第4章では任意の $T \leq \log^* N$ に対し、 $N \times N \log^{(T)} N$ 個のプロセッサからなる再構成アレイ上で、ソーティングが $O(T)$ 時間で行なえることを示した。よって、定数時間でソーティングを行なうためには、 T を定数とすればよく、既知の結果よりプロセッサ数が減少している点で優れている。

論文審査の結果の要旨

本論文は、バス結合プロセッサアレイ上の並列アルゴリズムに関する研究についてまとめたもので、次のような成果を得ている。

- (1) priority モデル（同時送信のとき、バスの最も右端のプロセッサが送信に成功し、実際に通信される）のバスで行なわれる通信を、より現実性の高い common モデル（同じ値のときのみ同時送信可）のバスを用いてシミュレートする現実的な方法を示している。
- (2) N 個のプロセッサを W 本のバスで結合したプロセッサアレイで、 N 要素のソーティングを行なう $O(N/W)$ 時間（ただし、 $W \leq N^{1-\epsilon}$ ）の最適な並列アルゴリズムを示している。
- (3) 任意の $T \leq \log^* N$ に対し、 $N \times N \log^{(T)} N$ 個のプロセッサからなる再構成アレイ上で、ソーティングが $O(T)$ 時間で行なえることを示している。

以上のように、本論文は、並列アルゴリズムに関する重要な結果を示しており、その成果は、並列処理に貢献するところが多い。よって、本論文は博士論文として価値あるものと認める。