



Title	Compiler Generation Method for ASIP Design Space Exploration
Author(s)	小林, 真輔
Citation	大阪大学, 2003, 博士論文
Version Type	VoR
URL	https://hdl.handle.net/11094/2287
rights	
Note	

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名	小林 眞輔
博士の専攻分野の名称	博士(工学)
学位記番号	第 17917 号
学位授与年月日	平成 15 年 3 月 25 日
学位授与の要件	学位規則第 4 条第 1 項該当 基礎工学研究科情報数理系専攻
学位論文名	Compiler Generation Method for ASIP Design Space Exploration (ASIP 設計空間探索のためのコンパイラ生成手法)
論文審査委員	(主査) 教授 今井 正治 (副査) 教授 東野 輝夫 教授 松田 秀雄 助教授 武内 良典

論文内容の要旨

本論文では、ASIP (Application Specific Instruction-set Processor) の設計空間探索向けのコンパイラ生成手法を提案している。提案するコンパイラ生成手法は、プロセッサの仕様記述を入力とし、入力によって指定されたプロセッサの構成に応じたコンパイラを生成することが可能である。プロセッサ仕様記述言語は、プロセッサで用いるリソースとリソースのタイミングに関する仕様、記憶要素の仕様、命令セットの仕様、プロセッサの構造の仕様から構成される。コンパイラ生成手法は次の手順でコンパイラ用記述を生成する。(1)ターゲットとなる命令セットの解析を行う、(2)マッピングルールの生成を行う、(3)スケジューリング用のレイテンシテーブルとスルーットテーブルの生成を行う。(1)では、命令を次の4種類に分類する。(a)算術演算、論理演算、比較などの基本的な演算、(b)ジャンプ、分岐などの制御用の命令、(c)ロード・ストア命令、(d)Compiler-Known-Functions を用いた特殊命令。(2)では、コード生成に用いるマッピングルールを生成する。マッピングルールは、コンパイラの内部表現で構成されるツリーとターゲットとなるプロセッサの命令の対応付けを行うためのルールである。算術演算や論理演算は、コンパイラの内部表現と命令とが1対1の関係になるため、マッピングルールの生成を行う場合は、対応した関係を用いて生成する。しかし、条件分岐や関数呼び出し、アドレス計算などは、コンパイラの内部表現と命令の間は1対1の関係ではない。提案するコンパイラ生成手法では、このようなマッピングルールを生成する場合に、(1)で行った分類の結果を用いて命令の対応付けを行う。制御用命令やスタック用命令は、命令選択アルゴリズムを用いて選択される。(3)においては、命令スケジューリング用のタイミングに関する表を生成する。命令のスルーットとレイテンシをリソースの仕様と接続グラフより計算する。生成されたコンパイラは、これらの情報を用いて命令のスケジューリングを行う。

提案するコンパイラ生成手法を評価するために、次のような評価実験を行った。代表的な RISC プロセッサである MIPS-R3000 とその MIPS-R3000 に対してパイプライン構造を変更した場合、リソースの実装アルゴリズムを変更した場合、命令を追加した場合、レジスタ数を変更した場合のそれぞれに対応したコンパイラ生成を行った。評価の結果、生成されたそれぞれのコンパイラを用いてアプリケーションを正しく動作させることができた。また、CISC プロセッサ用のコンパイラを生成し、正しく動作することが確認できた。さらに、JPEG Encoder 向けのプロセッサを作成し、約 15 時間程度で 12 種類のプロセッサに対応したコンパイラを生成し、評価することができた。このように、多くのプロセッサ向けのコンパイラを短時間で自動生成することができるため、設計空間探索を効率良く実現で

きる。

論文審査の結果の要旨

本論文は、特定用途向きプロセッサ (ASIP : Application Specific Instruction-set Processor) の設計空間探索向けのコンパイラ生成手法に関する研究をまとめたものである。提案しているコンパイラ生成手法は、プロセッサの仕様記述を入力とし、この仕様にもとづくプロセッサのためのコンパイラを自動生成するものである。本手法を用いることにより、プロセッサの簡潔な仕様記述からコンパイラが自動生成できる。また、別の研究プロジェクトで開発されているプロセッサ生成手法と併用することで、ハードウェア記述とコンパイラを同時に生成可能とするため、従来の設計手法と比較してプロセッサの設計生産性を飛躍的に向上できる。さらに、本手法を用いることで、現実の応用プログラムを用いたアーキテクチャの評価が短時間で行えるので、従来手法では困難であった、定量的な性能評価にもとづく最適なアーキテクチャの選択が可能となる。従来はコンパイラ開発の困難さのために、設計者が少数の候補の中から勘と経験に頼ってアーキテクチャの選択を行わざるをえなかったのに対して、本手法を用いることにより、多数のアーキテクチャの性能を短時間で評価できるようになるからである。

本手法の有効性を評価するために、代表的な RISC プロセッサである MIPS-R3000 とその MIPS-R3000 に対してパイプライン構造を変更した設計、リソースの実装アルゴリズムを変更した設計、命令を追加した設計、レジスタ数を変更した設計のそれぞれのプロセッサに対して本手法を適用し、プロセッサ仕様記述から各種プロセッサに対応したコンパイラの生成が行えることを確認している。実用的な規模の応用プログラムを用いたプロセッサの評価としては、JPEG Encoder を用いた評価を行い、提案手法によって各種のアーキテクチャを実現し、面積、処理性能、消費電力の各設計品質からの定量的な評価をもとに設計を進め、設計時間 15 時間程度で 12 種類のアーキテクチャの設計空間探索が可能であったことが示されている。

このように、本提案手法を用いることにより、ASIP の設計空間探索を効率よく行うことが可能となり、ASIP 設計の生産性が飛躍的に向上するだけでなく、アーキテクチャの最適化も容易に行えるようになる。

以上の研究成果は、従来の ASIP 設計空間探索向けのコンパイラ生成技術の水準を大きく前進させるものであり、博士 (工学) の学位論文として価値のあるものと認める。