



|              |                                                                                 |
|--------------|---------------------------------------------------------------------------------|
| Title        | 検出不能故障に基づく順序回路の簡単化手法に関する研究                                                      |
| Author(s)    | 四柳, 浩之                                                                          |
| Citation     | 大阪大学, 1998, 博士論文                                                                |
| Version Type | VoR                                                                             |
| URL          | <a href="https://doi.org/10.11501/3144003">https://doi.org/10.11501/3144003</a> |
| rights       |                                                                                 |
| Note         |                                                                                 |

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

|               |                                                                                           |
|---------------|-------------------------------------------------------------------------------------------|
| 氏 名           | よつ 四<br>やなぎ 柳<br>ひろ 浩<br>ゆき 之                                                             |
| 博士の専攻分野の名称    | 博 士 (工 学)                                                                                 |
| 学 位 記 番 号     | 第 1 3 8 8 9 号                                                                             |
| 学 位 授 与 年 月 日 | 平成10年3月25日                                                                                |
| 学 位 授 与 の 要 件 | 学位規則第4条第1項該当<br>工学研究科応用物理学専攻                                                              |
| 学 位 論 文 名     | 検出不能故障に基づく順序回路の簡単化手法に関する研究                                                                |
| 論 文 審 査 委 員   | (主査)<br>教 授 樹 下 行 三<br><br>(副査)<br>教 授 伊 東 一 良    教 授 豊 田 順 一    教 授 増 原 宏<br>教 授 八 木 厚 志 |

### 論 文 内 容 の 要 旨

本論文は、論理回路のゲート数、信号線数、フリップフロップ数の削減を目的とした、検出不能故障に基づく順序回路の簡単化手法に関する研究をまとめたもので、全7章から構成されている。

第1章では、本研究の背景と論文の構成について述べている。

第2章では、本研究の対象となる順序回路についての諸定義と本論文で共通に用いられる冗長除去による論理回路の簡単化手法について述べている。

第3章では、順序回路の再合成手法の1つであるリタイミング手法を用いた簡単化手法について新たな手法を提案している。リタイミングとは、入力系列に対する出力系列の関係を变えずに、フリップフロップの配置を变える再合成手法である。ここでは、従来手法が特定の初期状態を持つ回路への適用に問題があることを説明し、その問題点を解決するために、再合成後の回路でも正しい出力系列が得られることを保証するリタイミング手法を提案し、実験結果から提案手法の有効性を示している。

第4章では、冗長除去手法においてリタイミングを効果的に用いる手法を提案している。組合せ回路部で判定できない検出不能故障が、リタイミングにより組合せ回路部で検出不能であると判定可能になる場合がある。設定できない状態値を持つフリップフロップを再配置することにより、なるべく多くの検出不能故障を組合せ回路部で判定するリタイミング手法を提案している。実験結果により提案手法の有効性を明らかにしている。

第5章では、到達不能状態に着目した冗長除去手法を提案している。到達不能状態が故障検出に必要となる縮退故障は検出不能であり、さらにその状態が故障回路においても到達不能であれば、その故障に対応する信号線を除去することが出来ることを証明している。提案手法は到達不能状態に着目しているので、対象とする状態数が少なく、大規模回路に対しても適用可能である。実験結果より提案手法の有効性を示している。

第6章では、到達不能状態をフリップフロップの入力関数から求める手法を提案している。記憶容量などの制限の範囲内で到達不能状態を有効に求めるために、フリップフロップ集合の分割を行う手法を提案している。本手法で得られた到達不能状態を第5章の冗長除去手法に適用した実験結果を示し、提案手法の有効性を明らかにしている。

第7章では、本論文の提案手法についてまとめ、今後の課題について述べている。

## 論文審査の結果の要旨

集積回路の大規模かつ高機能化が進むにつれて、自動設計が実用化されているが、論理回路内に冗長部分が含まれる可能性が増加し、それが論理回路のテストを困難にし、回路の高信頼化という観点からも多くの問題をもたらしている。本論文は、テスト技術の応用という新しい観点で、論理回路のゲート数、信号線数、フリップフロップ数の削減を目的とした順序回路の簡単化手法を提案している。その主な成果を要約すると次のとおりである。

- (1)特定の初期状態を持つ論理回路を対象としたリタイミング手法を提案し、フリップフロップおよびゲートに対する簡単化手法を適用した結果、初期状態の制限による簡単化能力の低下率は平均0.6%と小さく、初期状態を考慮しない場合と同等の簡単化を行うことが出来ることを示している。
- (2)リタイミングを用いた到達不能状態の削除により、順序回路的検出不能故障が組合せ回路的検出不能故障に変換される可能性が高いことを考慮し、到達不能状態の削除による順序回路の簡単化を目的としたリタイミング手法を提案し、ベンチマーク回路に対して実験を行っている。7つのベンチマーク回路に対して提案手法を適用した結果、平均30個程度の順序回路的検出不能故障が組合せ回路的検出不能故障に変換され、効率良く順序回路の簡単化を行うことが出来ることを示している。
- (3)到達不能状態から得られる順序回路的検出不能故障の除去可能性について考察し、到達不能状態から得られる順序回路的検出不能故障についてはその状態が故障回路においても到達不能であれば、除去可能であることを証明している。
- (4)ベンチマーク回路に対する実験結果より、多くの到達不能状態が存在していることを実証し、組合せ回路的検出不能故障の存在しない5つの順序回路に対して、除去可能な順序回路的検出不能故障を求めることができることを示し、冗長除去が有効に行われることを明らかにしている。
- (5)到達不能状態に基づく冗長除去手法をより効率的に行うために二分決定グラフを用いた到達不能状態の探索法を提案している。大規模回路においてはすべてのフリップフロップの入力関数を同時に扱うことが出来ないため、フリップフロップ集合の分割法を提案し、回路構造解析によるフリップフロップ集合の分割が多くの冗長部分の判定に有効であることをベンチマーク回路を用いた実験により明らかにしている。

以上のように本論文は、論理回路のテスト手法を論理回路簡単化設計法に応用したものであり、大規模順序回路に対する新しい設計手法を提案し、その有効性を明らかにし、論理回路のテスト容易化設計として多くの新しい知見を得ており、応用物理学、特に計算機工学、集積回路工学に寄与するところが大きい。よって本論文は、博士論文として価値あるものと認める。