

Title	テスト生成手法を用いた論理回路設計に関する研究
Author(s)	市原, 英行
Citation	大阪大学, 1999, 博士論文
Version Type	VoR
URL	https://doi.org/10.11501/3169033
rights	
Note	

Osaka University Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏 名	いち 市	はら 原	ひで 英	ゆき 行
博士の専攻分野の名称	博 士 (工 学)			
学 位 記 番 号	第 1 4 9 8 9 号			
学 位 授 与 年 月 日	平 成 11 年 11 月 25 日			
学 位 授 与 の 要 件	学位規則第4条第1項該当 工学研究科 応用物理学専攻			
学 位 論 文 名	テスト生成手法を用いた論理回路設計に関する研究			
論 文 審 査 委 員	(主査) 教 授 樹 下 行 三 (副査) 教 授 伊 東 一 良 教 授 豊 田 順 一 助 教 授 小 松 雅 治 講 師 山 本 吉 孝			

論 文 内 容 の 要 旨

本論文は、論理回路のテスト生成手法とテスト生成手法を用いた論理単純化手法を効率化するための方法をまとめたものであり、以下のように7章から構成されている。

第1章では、テスト生成手法およびテスト生成手法を用いた論理単純化における課題を明らかにし、本論文の背景と構成について述べている。

第2章では、論理回路のテストとテスト生成手法、そしてテスト生成手法を回路単純化に利用するため原理と方法を概説している。

第3章では、テスト生成手法の静的学習の学習順序を考えることで、テスト生成時間を短縮する方法を示している。提案した学習順序では、多くの信号値間の含意関係が得られることを明らかにし、テスト生成を短時間で行うことを可能にしている。

第4章では、信号値間の含意関係の不変性を利用した、テスト生成手法を用いた回路単純化の処理時間の短縮方法について述べている。含意関係の有効性は回路変換に依存するため、回路変換に対して有効な含意関係だけを見つけることで、回路単純化の処理時間を短縮する方法を提案した。計算機実験による結果から、提案手法は従来手法に比べて平均5.6倍の処理の高速化が実現出来ることを明らかにしている。

第5章では、冗長付加と冗長除去による回路単純化において、含意操作による冗長指摘手法を提案している。冗長付加と除去による回路単純化において、除去できる冗長部分回路を指摘することは困難であり、時間がかかる操作である。本章では、テスト生成手法の一つの操作である含意操作を用いた高速な冗長指摘手法を提案している。これにより、提案手法は従来の冗長指摘手法に比べて、平均20倍の処理の高速化を可能にしている。

第6章では、テストベクトル数が制限されているという条件下で、なるべく多くの故障を検出できるテストベクトルを生成する問題に対して、与えられたテストベクトル系列から制限された数のテストベクトルを選択する手法を提案している。本手法では故障の検出困難度を提案し、これを用いることにより多くの故障が検出できるテストベクトルを短時間で選択することができる事を示している。

第7章では本論文をまとめ、今後の課題について述べている。

論文審査の結果の要旨

集積回路の大規模かつ高機能化が進むにつれて、自動設計が実用化されているが、論理回路内に冗長部分が含まれる可能性が増加し、それが論理回路のテストを困難にし、回路の高信頼化という観点からも多くの問題をもたらしている。本論文は、論理回路内の含意関係の応用という新しい観点で、論理回路の簡単化手法を提案している。その主な成果を要約すると次のとおりである。

(1)テスト生成手法において用いられる含意操作である静的含意関係の適用順序が、静的学習で得ることができる含意関係の数を左右することを示し、4通りの操作順序を提案し、計算機実験によりそれらの有効性を調べ、その結果、回路の信号線の入力側から出力に向けて処理を行う順序が最も静的学習の能力を高めることを明らかにしている。

(2)部分回路除去に対する含意関係の不変性について考察し、静的学習の再試行を行わない高速な冗長除去手法を提案している。静的学習中に含意関係の不変性に関する情報を得ておき、その情報をもとに無効になる含意関係だけを除去する方法を提案し、ベンチマーク回路に対する実験では、従来の静的学習を繰り返す冗長除去手法に比べて、平均で約5.6倍、最大で約60倍の処理の高速化が得られている。

(3)冗長付加と除去による論理回路簡単化手法における処理時間増加の問題を解決する手法として、含意操作を用いた高速な冗長指摘手法を提案している。冗長付加後の回路で、新たに検出不能となる縮退故障は、冗長付加部分に生じる信号値の矛盾が原因であるため、この信号値の矛盾により検出不能となる縮退故障を調べることにより効率的に検出不能故障を見つけることができることを明らかにしている。

(4)冗長付加により生じる信号値の矛盾を不当割当対として定義し、そこから含意操作を用いて冗長指摘を行う手法を提案している。冗長付加に対して4種類の不当割当対が存在するが、不当割当対と検出不能故障の関係について考察を行うことで、2つの不当割当対は新たな検出不能故障の原因とならないことを示し、含意操作による冗長指摘処理を効率化している。ベンチマーク回路を用いた実験により、テスト生成を行うことによる冗長指摘に比べて、回路簡単化の能力はそのまま、平均で約20倍の処理の高速化が実現出来ることを示している。

(5)テストベクトル数に制限がある場合のベクトル選択手法を提案している。与えられた数の測定ベクトルを選択する場合、代表故障を用いる場合と全故障を対象とする場合では得られるベクトル集合が異なるため、重みつき故障リストにおいて非測定ベクトルの評価値を用いることで、従来の手法よりも多くの故障を検出する測定ベクトル集合を選ぶことができることを明らかにしている。

以上のように本論文は、論理回路に存在する含意関係の性質を論理回路の簡単化設計手法に応用したものであり、大規模論理回路に対する新しい設計手法を提案し、その有効性を明らかにし、論理回路のテスト容易化設計として多くの新しい知見を得ており、応用物理学、特に計算機工学、集積回路工学に寄与するところが大きい。よって本論文は、博士論文として価値あるものと認める。