



Title	誤り訂正符号のVLSIプロセッサ上での機構化およびVLSI検査への応用に関する研究
Author(s)	岩崎, 一彦
Citation	大阪大学, 1988, 博士論文
Version Type	VoR
URL	https://hdl.handle.net/11094/278
rights	
Note	

Osaka University Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

Osaka University

誤り訂正符号のVLSIプロセッサ上での機構化および
VLSI検査への応用に関する研究

1988年1月

岩 崎 一 彦

内容梗概

本論文は、修正ハミング符号およびファイヤ符号のVLSIプロセッサ上での機構化、ならびに、ハミング符号およびリード・ソロモン符号のVLSI検査法への応用に関するものである。本論文は7章から構成されている。各章の概要を以下に示す。

第1章では、本研究の一般的背景、研究経過を述べる。

第2章では、修正ハミング符号の2つの構成法について論じる。1つは、非零要素の総数が最小であるようなパリティ検査行列を持つ修正ハミング符号のうちで、3重誤りの訂正確率、4重誤りの見逃し確率が最小の符号に関する構成法である。特に実用性の高い(72,64)修正ハミング符号に対して、計算機を用いて、最適な符号を求めた。計算にあたっては、パリティ検査行列中でより重みの小さい列ベクトルが固定できることを利用し、調べるべき場合の数を減らした。

また、修正ハミング符号のもう一つの構成法としてデジタル化されたデータなどの上位ビットの誤り検出率を高くするような符号を構成する。ここでは、パリティ検査行列の性質を利用して、ビット位置毎の誤り検出率を定式化する。いくつかの符号長に対し、計算機を用いて、良好な符号を見いだした。また、特定ビットの誤り検出率と符号全体の誤り検出率はトレード・オフの関係にあることを示した。

第3章では、VLSIプロセッサに適したファイヤ符号およびバースト誤り訂正巡回符号の復号法を提案する。提案する復号法は、ハードウェアが比較的少なくてよい。また、短縮化前の符号長がレコード長よりも十分に長い——通常的应用では成り立つ——場合、復号時間の面でも、他の高速復号法と同じオーダーまで高速化することができる。また、一部の設定値を変更することにより、種々の短縮化に対して使用できるという特徴も持つ。この性質は、マイコン周辺LSIのように1個のチップで複数のレコード長を扱う場合に適しており、ROMなどの規則論理素子で実現される。

さらに、提案した復号法を具体的にVLSIプロセッサへ適用した。適用した符号は32ビットファイヤ符号であり、適用したプロセッサはハードディスクコントローラVLSIである。このVLSIチップは、16ビットマイコン周辺LSIとして開発されたものである。提案した復号法を実行する誤り訂正部は、16ビットCRC機能および誤り訂正用マイクロプログラムを含め、約6700トランジスタとなった。これは、ハードディスクコントローラVLSIの約5%を占める。また、シリアルインターフェイスVLSIの設計法につ

いても述べる。

第4章はLSI検査，特にシグナチャ検査法に関するものである。まず，多入力シグナチャレジスタ(MISR)に対してシグナチャ $S(x)$ を定式化する。次に，G等価という考え方を提案し，原始多項式に基づくMISRの2重ビット誤りの検出率を求める。その結果，2重ビット誤り検出率が100%とならないことを示す。さらに，行列の縮退化という考え方を提案し，この考え方とハミング符号の重み3，4の符号語数から，MISRの3，4重ビット誤り検出率を計算する。同時に，拡大ハミング符号生成多項式に基づくMISRの1～4重ビット誤り検出率を求め，2重ビット誤り検出率が100%とならないことを示す。

2重ビット誤り検出率を100%にする一つの方法として，逆2重化MISRというシグナチャ回路を提案する。この回路は，シフト方向が互いに逆方向である2組のMISRを用いる方法である。特に，拡大ハミング符号生成多項式に基づく逆2重化MISRを用いると，1～3重誤りをすべて検出できることを示す。

第5章では， d 重シンボル誤りを検出できるシグナチャ回路——多重化MISR——を提案する。提案したシグナチャ回路では，入力検査系列を $GF(2^m)$ 上のシンボルとみなし，リード・ソロモン符号を適用した。また，リード・ソロモン符号の重み分布から，単一および多重化MISRの多重シンボル誤り検出率を求める。さらに，提案する多重化MISRの32ビットマイクロプロセッサへの応用についても述べる。

また，検査時間を削減する一つの方法として，ビット幅の圧縮を行なうシグナチャ回路を提案する。このシグナチャ回路は，ランダム誤り訂正符号と多重化MISRに基づくものである。この方法は，水平形マイクロプログラムROMのシグナチャ検査などに有効である。

第6章では，リード・ソロモン符号の重み分布を利用して，単一および多重化MISR回路の誤り見逃し率(エイリアス確率)を解析する。その結果，MISRではエイリアス誤りは滑らかに収束する，ことを示す。すなわち，単一入力シグナチャレジスタ(SISR)で見られるような変動はない。同時に，MISRおよび多重化MISRのエイリアス誤りは，選択する原始多項式に依存しないことを示す。

さらに，SISRのエイリアス確率を解析する。この解析にあたっては，まず双対符号(最大長系列符号)の重み分布を，計算機を用いて求めた。さらに，MacWilliamsの等式により短縮化ハミング符号の重み分布を求め，SISRの解析をおこなった。その結果，

S I S Rのエイリアス確率は，選択する多項式によって，異なることを確認した。また，T. W. Williamsの解析と同様に，エイリアス確率の過渡的振る舞いに変動があることを確認した。

第7章では，本研究の内容をまとめる。

誤り訂正符号のVLSIプロセッサ上での機構化および VLSI検査への応用に関する研究

目 次

第1章	序 論	1
1.1	序 論	1
1.2	参考文献	3
第2章	修正ハミング符号のいくつかの構成法	7
2.1	まえがき	7
2.2	3および4重誤り検出率の高い修正ハミング符号の一構成法	8
2.3	特定ビットの誤り検出率の高い修正ハミング符号の一構成法	12
2.4	まとめ	15
2.5	参考文献	15
第3章	ファイヤ符号および巡回符号のVLSI向き復号法	17
3.1	まえがき	17
3.2	ファイヤ符号のVLSI向き復号法の提案	18
3.3	一般のバースト誤り訂正巡回符号への拡張	26
3.4	VLSIプロセッサ(16ビットマイコン周辺LSI)への応用	29
3.5	まとめ	34
3.6	参考文献	34
第4章	シグナチャ検査法の誤り検出率とランダム誤り訂正符号	37
4.1	まえがき	37
4.2	検査モデルとMISRの諸性質	38
4.3	MISRの2, 3および4重誤り検出率の解析	47
4.4	逆2重化MISRの提案	53
4.5	まとめ	58

4.6	参考文献	58
第5章	リード・ソロモン符号に基づく多重シンボル誤り検出シグナチャ回路	61
5.1	まえがき	61
5.2	d重シンボル誤り検出可能なシグナチャ回路の提案	62
5.3	ビット幅圧縮シグナチャ回路の提案	69
5.4	VLSIプロセッサ(32ビットCPU)への応用	74
5.5	まとめ	76
5.6	参考文献	76
第6章	シグナチャ検査法のエイリアス確率と符号の重み分布	79
6.1	まえがき	79
6.2	MISRのエイリアス確率とリード・ソロモン符号の重み分布	80
6.3	SISRのエイリアス確率と短縮化ハミング符号の重み分布	85
6.4	まとめ	89
6.5	参考文献	89
第7章	結 論	91
謝 辞		93

第1章 序 論

1.1 序 論

誤り訂正符号を用いた技術は、情報工学における基礎技術としてその発展に大きく貢献してきた [1 - 3]。近年、半導体技術の進歩に伴い、より低いコストで、より多くの素子が1チップに集積化できるようになった。すなわち、より複雑な機能——従来は諦めていた——を1チップ化することが経済的に見合うようになってきた。このことは、情報工学に多くの変化をもたらした。この一つの例として、誤り訂正符号の集積化が挙げられる。

近年、誤り訂正符号の実用化がめざましく、大型の計算機システム [4, 5]のみならず、パーソナルコンピュータ、コンパクトディスクプレーヤー、デジタルVTR (Video Tape Recorder) などにも、広く応用されている。用いられる符号も、初期の頃は、ハミング符号 [6 - 8] やCRC (Cyclic Redundancy Check) 符号といった、機構化に必要なハードウェア量の比較的少ないものであった。その後、ファイヤ符号やリード・ソロモン符号など、より誤り訂正能力の高い、それだけハードウェア量が余分に必要な符号が実用化されるようになった。例えば、フロッピーディスクでは、16ビットCRC符号が用いられているし、ハードディスクではより高い信頼性を目的として、バースト誤り検出能力のあるファイヤ符号が用いられている。さらに、コンパクトディスクプレーヤーやデジタルVTRでは、より複雑なリード・ソロモン符号が用いられている [9, 10]。

筆者は、日立製作所中央研究所における担当業務の一環として、VLSI (Very Large Scale Integrated circuit) プロセッサの研究開発に携わり、その中でも特に、誤り訂正符号のVLSI上での機構化ならびにVLSIプロセッサの検査法への応用に取り組んできた。筆者は、まず、16ビットマイコン周辺LSI (HDC: Hard Disk Controller) の開発に従事した [11]。このとき、ファイヤ符号の符号化/復号化回路を集積化する必要があった。多大のハードウェア (チップ面積) を必要とせず、マイコンシステムで受け入れられる程度に復号化も早い、復号アルゴリズムの開発が必要であった。そこで、ディスクシステムのレコード長は、通常、ファイヤ符号の符号長よりも十分短いことを利用して、VLSI向き復号法を提案し、集積化した [12]。同時に、VLSIプロセッサの設計法、検査法にも興味を持った [13, 14]。

また、当時、高集積化が進む中で、より複雑なハードウェアをオンチップ化したが、検

査コストの増大が問題となりつつあった[15, 16]。これは、外部ピンの数が、集積度程増えておらず、検査回路の助けなしでは、検査が困難になったことに起因する。同時に、検査パターンの作成も、困難になりつつあった。

これを解決する一つの方法として、シグナチャ解析と呼ばれる自己検査法が提案されていた[17]。この方法は、もともと、プリント基板の検査および故障箇所の特정을目的として実用化されたものである[18-20]。シグナチャ回路として m 個の入力を持つ線形帰還シフトレジスタが、しばしば用いられる。この回路は、Multiple Input Signature Register (MISR)と呼ばれる。

このような状況のもとで、HDCの開発にあたり、メンバーの一人からシグナチャ回路の提案があり、集積化することにした。しかし、当時、MISRに関して誤りの見逃し(エイリアス誤り)条件が定式化されておらず、誤り検出率も知られていなかった。筆者は、この回路に強い興味を持ち、その解析に取り組んだ。そこで、回路の線形性に着目し、MISRにおけるエイリアス誤りの発生条件を定式化し、1~4重ビット誤りの検出率を計算した。さらに、3重ビット誤りの検出ができる新しい回路を提案した[21]。この論文は、高い評価を得ることができ、昭和60年度電子通信学会(現電子情報通信学会)論文賞を受賞した。この時期、シグナチャ回路に関し、多くの解析/提案がなされるようになった[21-26]。

その後、32ビットマイクロプロセッサの開発を担当することになった。検査法は、より一層大きな問題となっていた。その一つの方策として、シグナチャ回路の誤り検出能力をさらに改善する必要があった。そこで、検査パターンがガロア体上のシンボルとみなせることに着目し、リード・ソロモン符号に基づく d 重化MISR回路を提案した。

さらに、単一入力シグナチャ回路の過渡的特性に興味を持たれていた。T. W. Williamsらは、Z変換を用いてこれを解析し、1986年ITC(国際検査会議)の論文賞を受賞した[29, 30]。筆者もこれに興味を持ち、シグナチャ回路の過渡的なエイリアス確率が、いくつかの誤り訂正符号の重み分布[31, 32]と密接な関係があることに着目し、その性質を明らかにした[33]。

本論文は7章から構成されている。各章の概要を以下に示す。

第2章は、修正ハミング符号の構成法に関するものである。特に、3重および4重誤りの検出率改善に関して、2通りの構成法を提案する。提案する考え方にに基づき、計算機を

用いて、いくつかの最適／良好な符号を示す。

第3章では、ファイヤ符号および巡回符号のVLSI向き復号法を提案する。符号長に比べ情報点数が十分に短い——通常の応用は当てはまる——場合、ハードウェアも少なく、復号時間も短いような方法を提案する。これを16ビットマイコン周辺LSIへ応用し、VLSIプロセッサでの有用性を明らかにする。

第4章は、シグナチャ解析法における誤り検出率の解析に関するものである。特に、原始多項式に基づくMISRの1~4重ビット誤り検出率、および拡大ハミング符号生成多項式に基づくMISRの1~4重ビット誤り検出率を定式化する。誤り検出率の解析にあたっては、いくつかの新しい考え方を提案し、同時にハミング符号および拡大ハミング符号の性質を適用した。

第5章では、dシンボル誤りを検出できるシグナチャ回路——多重化MISR——を提案する。これは、シンボル距離d+1のリード・ソロモン符号に基づくものである。このシグナチャ回路の32ビットマイコンVLSIへの応用についても述べる。また、ビット幅の圧縮をおこなうシグナチャ回路も提案する。

第6章は、シグナチャ検査におけるエイリアス確率と符号の重み分布について考察したものである。多入力シグナチャ回路について、リード・ソロモン符号の重み分布を用いて、過渡的なエイリアス確率を、代数的に求めた。単一入力シグナチャ回路については、短縮化ハミング符号の重み分布を、計算機を用いて計算し、過渡的なエイリアス確率を示した。

第7章では、本研究の内容をまとめる。

1 2 参考文献

- [1] 嵩, 都倉, 岩垂, 稲垣, “符号理論,” コロナ社, 1975年.
- [2] W. W. Peterson and E. J. Weldon, Jr., “Error - correcting codes, ” 2nd Edition, MIT Press, 1972.
- [3] 宮川, 岩垂, 今井, “符号理論,” 昭晃堂, 1973年.
- [4] M. Y. Hsiao, “A class of optimal minimum odd - weight - column SEC - DED codes, ” IBM J. R&D, vol. 14, pp. 395-401, July 1970.
- [5] A. M. Patel, “Optimal rectangular code for high density magnetic tapes, ” IBM J. R&D, vol. 18, pp. 579-588, Nov. 1974.

- [6] 安積, 嵩, “ 最適な修正ハミング符号について”, 信学論 (A), vol. 58-A, no. 6, pp. 325-330, 1975年6月.
- [7] 岩崎, 山村, 嵩, “ Hsiao の意味で最適な (72, 64) 修正ハミング符号,” 信学論 (A), vol. 61-A, no. 3, pp. 270-271, 1978年3月.
- [8] 岩崎, 萩原, “ ランダム誤り訂正符号の一短縮化法” 信学論 (A), vol. J68-A, no. 1, pp. 100-101, 1985年1月.
- [9] 今井秀樹, “ 誤り訂正符号化技術,” 電子通信学会誌, vol. 67, no. 10, pp. 1094-1099, 1984年10月
- [10] 土居, 今井, 泉田, 三田, “ リードソロモン符号に対する軟判定復号法,” 信学論 (A), vol. J70-A, no. 9, pp. 1340-1345, 1987年9月
- [11] T. Funabashi, K. Iwasaki, K. Minorikawa, H. Yonezawa and T. Cantrell, “2 micron CMOS VLSI hard disk controller integrates data buffer and error correction,” WESCON, 24/3, pp. 1-7, U. S. A., 1984.
- [12] 岩崎, 船橋, 上野, “ 短縮化ファイヤ符号の復号法とVLSIプロセッサへの応用,” 信学論 (D), vol. J68-D, no. 12, pp. 1998-2006, 1985年12月.
- [13] N. Yamaguchi, T. Funabashi, K. Iwasaki, T. Shimura, Y. Hagiwara and K. Minorikawa, “A self-testing method for modular structured logic VLSIs,” Int. conf. CAD, pp. 99-101, U. S. A., Jan. 1984.
- [14] K. Iwasaki, N. Yamaguchi, T. Shimura, Y. Hagiwara, T. Funabashi and K. Minorikawa, “Design methodology for reconfigurable module-structured VLSI,” Custom integrated circuits conf., pp. 464-467, U. S. A., May 1985.
- [15] T. W. Williams and K. P. Parker, “Design for testability - a survey,” IEEE Trans. Comput., vol. C-31, no. 1, pp. 2-15, Jan. 1982.
- [16] R. M. Sedmak, “Built-in self-test: Pass or fail ?” IEEE Design & Test of Comput., vol. 2, no. 2, pp. 17-19, Apr. 1985.
- [17] E. J. McCluskey, “Built-in self-test techniques,” IEEE Design & Test of Comput., vol. 2, no. 2, pp. 21-28, Apr. 1985.
- [18] R. A. Frohwerk, “Signature analysis: A new digital field service method.” HP Journal, pp. 2-8, May 1977.

- [19] B.Könemann, J.Mucha and G.Zwiehoff, "Built-in test for complex digital integrated circuits," *IEEE J. Solid-State Circuits*, vol. SC-15, no. 3, pp. 315-319, June 1980.
- [20] J. E. Smith, "Measures of the effectiveness of fault signature analysis," *IEEE Trans. Comput.*, vol. C-29, no. 6, pp. 510-514, June 1980.
- [21] 岩崎, 山口, 萩原, "LSI自己検査用シグナチャ回路の誤り検出率の解析と新回路方式の提案," *信学論(D)*, vol. J68-D, no. 5, pp. 1063-1070, 1985年5月.
- [22] S. Z. Hassan and E. J. McCluskey, "Increased fault coverage through multiple signatures," *Dig. FTCS-14*, pp. 354-359, June 1984.
- [23] W. C. Carter, "Improved parallel signature checkers/analyzers," *Dig. FTCS-16*, pp. 416-421, June 1986.
- [24] R. David, "Signature analysis for multiple-output circuits," *IEEE Trans. Comput.*, vol. C-35, no. 9, pp. 830-837, Sept. 1986.
- [25] S. K. Jain and C. E. Stroud, "Built-in self testing of embedded memories," *IEEE Design & Test of Comput.*, vol. 3, no. 5, pp. 27-37, Oct. 1986.
- [26] M. Karpovsky and P. Nagvajara, "Optimal time and space compression of test responses for VLSI devices," *Proc. ITC*, pp. 523-529, Sept. 1987.
- [27] K. Iwasaki, N. Yamaguchi and T. Nishimukai, "Analysis and proposal of signature circuit for LSI testing," *Proc. ITC*, pp. 517-522, Sept. 1987.
- [28] K. Iwasaki, "Analysis and proposal of signature circuits for LSI testing," to appear in *IEEE Trans. CAD special issue on testing*, Jan. 1988.
- [29] T. W. Williams, W. Daehn, M. Gruetzner and C. W. Starke, "Comparison of aliasing errors for primitive and non-primitive polynomials," *Proc. ITC*, pp. 282-288, Sept. 1986.
- [30] A. Ivanov and V. Agarwal, "On a fast method to monitor the behaviour of signature analysis registers," *Proc. ITC*, pp. 645-655, Sept. 1987.
- [31] 藤原, 嵩, S. Lin, "イーサネットで用いられる短縮巡回ハミング符号の誤り検出能力," *信学論(A)*, vol. J69-A, no. 6, pp. 731-735, 1986年6月.
- [32] V. プレス, "符号理論," ワイリー・ジャパン社, 1984年.

- [33] K. Iwasaki, "Aliasing probabilities and weight distributions of several codes,"
submitted to FTCS, 1988.

第2章 修正ハミング符号のいくつかの構成法

2.1 まえがき

拡大ハミング符号は距離4の符号として知られており[1, 2], 単一誤りを訂正し, 2重誤りを検出する。実用に際しては, 情報点数が2の累乗となるように短縮化される。短縮化された拡大ハミング符号を修正ハミング符号と呼ぶ[3]。短縮の仕方には自由度があり, 以下の事項を考慮する必要がある。機構化に必要なハードウェア量, 多重誤り検出率などが挙げられる。あるいは, 音声・画像などのデータをデジタル化して通信/記憶する場合, 上位ビットの誤り検出率が高いような符号を構成することが望ましい。

これらの要求事項に対し, M. Y. Hsiao は機構化に必要なハードウェア量を少なくすることを目的として, 非零要素の総数が最小であるようなパリティ検査行列を持つ修正ハミング符号を構成した[3]。同時に, 3重誤りの誤訂正(ミスコレクト)確率および4重誤りの見逃し確率は, 重み4の符号語数 N_4 に依存することを示した。安積, 嵩は, N_4 が小さい修正ハミング符号を構成した[4]。このほか, メモリ検査用に, オール1を符号語として持つような修正ハミング符号が, 計算機を用いて構成されている[5]。また, 修正ハミング符号の誤り訂正回路に自己検査機能を追加する方法も提案されている[6, 7]。

本章では, 修正ハミング符号の2つの構成法について論じる。1つは, 非零要素の総数が最小であるようなパリティ検査行列を持つ修正ハミング符号のうちで, 3重誤りの誤訂正確率, 4重誤りの見逃し確率が最小の符号に関するものである[8]。このような修正ハミング符号をHsiaoの意味で最適な修正ハミング符号と呼ぶ。特に実用性の高い(72, 64)修正ハミング符号に対して, 計算機を用いて, Hsiaoの意味で最適な符号を求めた。ここで, 符号長 n , 情報点数 k の符号を (n, k) 符号と表す。計算にあたっては, パリティ検査行列中でより重みの小さい列ベクトルが固定できることを利用し, 調べるべき場合の数を減らした。

もう一つは, デジタル化されたデータなどの上位ビットの誤り検出率を高くするような修正ハミング符号に関するものである[9]。パリティ検査行列の性質を利用して, ビット位置毎の誤り検出率を定式化する。いくつかの符号長に対し, 計算機を用いて, 良好な符号を見いだした。また, 特定ビットの誤り検出率と符号全体の誤り検出率はトレード・オフの関係にあることを示す。

2.2 3 および 4 重誤り検出率の高い修正ハミング符号の一構成法

2.2.1 調べるべきパリティ検査行列の発生

符号長 72, 情報点数 64 の (72, 64) 修正ハミング符号に関し, Hsiao の意味で最適な修正ハミング符号を求める。非零要素の総数が最小のパリティ検査行列 H を次式のように表す。

$$[H] = [H_1 H_2] \quad (2-1)$$

ここで, H_1 は長さが 8, かつ重みが 1 および 3 の列ベクトル全体からなる 8×64 の行列である。ベクトルの重みは, そのベクトルに含まれる 1 の総数と定義する。 H_2 は長さが 8, かつ重みが 5 の異なる 8 個の列ベクトルからなる 8×8 の行列である。 H_1, H_2 は共に 2 元の行列である。

問題は, 重み 4 の符号語数 N_4 を最小にするような H_2 行列を求めることにある。可能な H_2 行列の数は, ${}_{56}C_8 \approx 1.4 \times 10^9$ と非常に大きい。しかし H_1 行列の性質から N_4 は H_2 行列の行および列の置換に対して不変である。この性質を利用することにより, 実際に調べるべき H_2 行列の数は大きく減少する。2 つの H_2 行列が行および列の置換により等しくなるとき, 等価であると定義する。等価な H_2 行列のうち一つを代表として選べば, 代表の数は近似的に ${}_{56}C_8 / 8! = 3.5 \times 10^4$ となる。置換の性質をすべて利用して等価な H_2 行列のうちから一つだけを選ぶことは必ずしも容易ではなく, プログラムの作成上あるいは実行上からも得策とはいえない。

比較的能率の良い H_2 行列の発生法について説明する。次の (条件 1), (条件 2) を満たすように H_2 行列の各列を第 1 列, 第 2 列, ……と第 8 列まで発生させる。第 i 列までを既に選んだとして, この行列を G とする。 G の第 a 行から第 b 行までを任意に置換して得られる行列を G' とする。 G' を G に変換するような列の置換が存在するとき, 第 $(i+1)$ 列の第 a 成分から第 b 成分 $[a, b]$ を置換可能な範囲と呼ぶ。ここでは, 連続した範囲の置換のみを考える。

(条件 1) 各列を 2 進数 (上の成分を下位桁) とみなし, 昇べき順に第 1 列, 第 2 列, ……と並べる。

(条件 2) 置換可能な範囲内で, 1 はできるだけ上方に置く。

第1列の置換可能な範囲は、第1列の要素の置換のみを考えればよいから $[1, 8]$ である。よって、(条件2)より重み5のベクトルのうち $(11111000)^T$ だけを考えればよい。ここで、 \mathbf{a}^T はベクトル \mathbf{a} の転置ベクトルを表す。この結果、第2列の置換可能な範囲は $[1, 5][6, 8]$ となる。それぞれの範囲にはいる1の数を考慮すると、条件2より $(11110100)^T$, $(11100110)^T$, $(11000111)^T$ の3通りだけを考えればよい。いずれも(条件1)を満たしている。以下同様な操作を第8列までおこなう。図2.1に、 H_2 行列の選択を例示する。図中 $\}$ は次に選択する列の置換可能な範囲を示す。第3列の第5, 6成分は置換可能である。理由は、第1, 2列のそれぞれ第5, 6成分を置換し、さらに第1, 2列を置換すると元の行列に戻るからである。

置換可能な範囲としてできるだけ広いものを採用するのが望ましい。しかし、そのための手間と H_2 行列の発生個数の兼ね合いから、最大の範囲を求めることは必ずしも得策ではない。実際には、第6列以降では既に選んだ部分行列を不変に保つような行の置換のみを考慮した。この結果、調べるべき H_2 行列の数を約 7×10^5 まで抑えることができた。




図 2.1 列ベクトルの選択例

2.2.2 重み4の符号語数の計算

行列 H_1 , H_2 が与えられたとき、それぞれから i , j 個の列ベクトルを選びそれらの $GF(2)$ 上の和ベクトルが零ベクトルとなるような列ベクトルの選び方の数を A_{ij} と表す。ここで $GF(2)$ は位数2の有限体を表す。 H_2 行列の j 個の列ベクトルの和の重み

が w となるような j 個の列ベクトルの選び方の数を $B_j(w)$ と表す。 N_4 はパリティ検査行列中の 4 個の列ベクトルの和が零ベクトルとなる 4 個の列ベクトルの選び方に等しいので、次式が成立する。

$$N_4 = \sum_{i=0}^4 A_i 4^{-i} \quad (2-2)$$

ここで式 (2-1) の性質により A_{40} , A_{31} は共に定数となり、それぞれ 5376, 2560 と求まる。このほかの A_{ij} は、 H_2 行列に属する j 個の列ベクトルの和の重みで分類することにより、次のように表される。

$$\begin{aligned} A_{22} &= 22 B_2(2) + 16 B_2(4) + 10 B_2(6) \\ A_{13} &= B_3(1) + B_3(3) \\ A_{04} &= B_4(0) \end{aligned} \quad (2-3)$$

ここで式 (2-3) の $B_2(2)$ の係数は、 H_1 行列から 2 個の列ベクトルを選び、その和が重み 2 の与えられたパターンとなるような選び方の数であり、 $1 + 6 + {}_6C_2 = 22$ となる。同様に、 $B_2(4)$, $B_2(6)$ の数は H_1 行列のある 2 つの列ベクトルの和がそれぞれ重み 4 および 6 のある与えられたパターンとなるような選び方の数であり、それぞれ $4 + 4 \times {}_4C_2 / 2 = 16$, ${}_6C_3 / 2 = 10$ となる。また、

$$B_2(2) + B_2(4) + B_2(6) = {}_8C_2 \quad (2-4)$$

より式 (2-2) は次のように表される。

$$N_4 = 8216 + 12 B_2(2) + 6 B_2(4) + B_3(1) + B_3(3) + B_4(0) \quad (2-5)$$

与えられた任意のパリティ検査行列から N_4 を求めるには、双対符号の重み分布を利用する方法もあるが [4]、本節での問題の場合、式 (2-5) から求める方が能率がよい。プログラムは FORTRAN で作成した。

2.2.3 結 果

Hsiao の意味で最適な、すなわちパリティ検査行列中の非零要素の総数が最小のものの中で重み 4 の符号語数 N_4 が最小の (72, 64) 修正ハミング符号は、 $N_4 = 8392$ とな

ることがわかった。このような符号のうち、互いに等価でない H_2 行列の $B_j(w)$ の分布が異なることからわかる。得られた 3 つの符号の H_2 行列の等価な組の中から、それぞれ対称であるものを選び図 2.2 に示す。行列の対称性と列の重みがすべて 5 であることより、得られた H_2 行列の行の重みもすべて 5 である。このうち、(a) の H_2 行列は Hsiao の例の一つ [3] と等価であり、 H_2 行列の行または列を巡回置換したものとなっている。図 2.2 で示す H_2 行列は、図 2.1 で示される発生法とは必ずしも一致しない。

パリティ検査行列中の非零要素の総数が最小との条件がなければ、 $N_4 = 8175$ であるような (72, 64) 修正ハミング符号が求められている [4]。

01111001	11111000	00011111
11110010	11110100	00110111
11100101	11101010	01100111
11001011	11010101	11001011
10010111	10101011	10011101
00101111	01010111	11101010
01011110	00101111	11110100
10111100	00011111	11111000
(a)	(b)	(c)

図 2.2 Hsiao の意味で最適な (72, 64) 修正ハミング符号の H_2 行列

2.3 特定ビットの誤り検出率の高い修正ハミング符号の一構成法

2.3.1 第 i ビットを含んだ 3, 4 重誤りの検出率

修正ハミング符号に対して、第 i ビットを含んだ 3 重誤りの検出率を PD_3^i 、第 i ビットを含んだ 4 重誤りの検出率を PD_4^i と表す。符号長 n の修正ハミング符号のパリティ検査行列 H を次のように表す。

$$H = [h_0, h_1, \dots, h_{n-1}] \quad (2-6)$$

パリティ検査行列 H において、列ベクトル h_i ($0 \leq i \leq n-1$) を含み j 個の列ベクトルの和が零ベクトルとなるような列ベクトルの選び方の組み合わせの数を N_j^i と表す。

ここで、第 i ビットを含む 3 重誤りの検出率を計算する。第 i ビットを含む 3 重誤りの誤りパターンを e_i とする。ある符号語 a に対し、 $a + e_i$ を別の符号語 b に誤訂正 (ミスコレクト) することは、図 2.3 に示すように、 $a + e_i$ と符号語 b の距離が 1 となったこ




図 2.3 修正ハミング符号の符号語と誤り検出/見逃し/誤訂正

とを意味する。すなわち、第 i ビットが 1 かつ重み 4 のベクトル e_i^1 が存在し、 $a + e_i^1 = b$ が成立することに等しい。このような誤りパターン e_i^1 の選び方の数は、第 i ビットが 1 のため、 e_i^1 の第 i ビット以外の 3 個の 1 から 2 個を選ぶ場合の数 ${}_3C_2$ に等しい。符号語 a に対して符号語 b の選び方は N_4^i 個存在する。また、第 i ビットを含んだ 3 重誤りが生じる場合の数は、第 i ビットが 1 のため、 $(n-1)$ 個から 2 個を選ぶ場合の数 ${}_{n-1}C_2$ に等しい。よって、次式が成立する。

$$PD_3^i = 1 - {}_3C_2 \times N_4^i / {}_{n-1}C_2 \quad (2-7)$$

次に、第 i ビットを含む 4 重誤りの検出率を計算する。第 i ビットを含んだ 4 重誤りを見逃すことは、図 2.3 より、重みが 4 かつ第 i ビットが 1 であるような符号語 \mathbf{e}_i' が存在することを意味する。このような誤りパターン \mathbf{e}_i' の選び方の数は N_4^i に等しい。第 i ビットを含んだ 4 重誤りが生じる場合の数は、第 i ビットが 1 のため、 $(n-1)$ 個から 3 個を選ぶ場合の数 ${}_{n-1}C_3$ に等しい。よって次式が成立する。

$$PD_4^i = 1 - N_4^i / {}_{n-1}C_3 \quad (2-8)$$

第 i ビットを含んだ 3 重および 4 重誤りの検出確率は、いずれも N_4^i 、すなわちパリティ検査行列 H の第 i 列を含み j 個の列ベクトルの和が零ベクトルとなるような列ベクトルの選び方の数に依存する。

2.3.2 パリティ検査行列の構成および良好な修正ハミング符号

式 (2-7) および (2-8) の右辺に現われる N_4^i は、短縮化した符号ではビット毎に異なる値を持つ。言い換えると、短縮化の仕方によって、各 i についての N_4^i が異なってくる。したがって、誤り検出率を高めたいビットについては、 N_4^i が小さな値を持つように短縮化すればよい。つまり、特定の列ベクトルについて N_4^i が小さな値を持つパリティ検査行列の構成法に帰着される。

以下に、(18, 12) 修正ハミング符号の例を示す。パリティ検査行列 H を次式のよう選ぶ。

$$H = \begin{bmatrix} 1 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 0 & 1 & 1 & 1 & 0 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \end{bmatrix} \quad (2-9)$$

この時、重み 4 の符号語数 N_4 は 126 となり、 N_4^i の分布は次のようになる。

$$N_4^i = (14, 30, 31, 31, 31, 31, 14, 30, 31, 31, 31, 31, 13, 31, 30, 31, 31, 14) \quad (2-10)$$

このときの PD_3^i および PD_4^i の計算結果を表 2.1 に示す。

2.4 ま と め

本章では、修正ハミング符号の2つの構成法を提案した。1つは、非零要素の総数が最小であるようなパリティ検査行列を持つ修正ハミング符号のうちで、3重誤りの誤訂正確率、4重誤りの見逃し確率が最小の符号に関する構成法である。特に実用性の高い(72, 64)修正ハミング符号に対して、計算機を用いて、このような符号を求めた。計算にあたっては、パリティ検査行列中でより重みの小さい列ベクトルが固定できることを利用し、調べるべき場合の数を減らした。

また、デジタル化されたデータなどの上位ビットの誤り検出率を高くするような修正ハミング符号を構成した。まず、パリティ検査行列の性質を利用して、ビット位置毎の誤り検出率を定式化した。いくつかの符号長に対し、計算機を用いて、良好な符号を見いだした。また、特定ビットの誤り検出率と符号全体の誤り検出率はトレード・オフの関係にあることを示した。

2.5 参考文献

- [1] 嵩, 都倉, 岩垂, 稲垣, “符号理論,” コロナ社, 1975年.
- [2] W.W. Peterson and E.J. Weldon, Jr., “Error-correcting codes,” 2nd Edition, MIT Press, 1972.
- [3] M.Y. Hsiao, “A class of optimal minimum odd-weight column SEC-DED codes,” IBM J. R & D, vol.14, pp.395-401, July 1970.
- [4] 安積, 嵩, “最適な修正ハミング符号について,” 信学論(A), vol.58-A, no.6, pp.325-330, 1975年6月.
- [5] C.E. Sundberg, “Properties of transparent shortened codes for memories with stack-at faults,” IEEE Trans. Comput., vol.C-28, no.9, pp.686-690, Sept.1979.
- [6] 伊藤, 中道, “自己検査可能な主記憶用奇数重み列SEC-DED符号誤り検査訂正回路の構成,” 信学論(D), vol.J66-D, no.9, pp.1070-1077, 1983年9月.
- [7] 新森, 宝田, 古賀, “誤り検査訂正可能なメモリシステムのセルフチェックング化の一方法,” 信学論(D), vol.J69-D, no.2, pp.148-158, 1986年2月.
- [8] 岩崎, 山村, 嵩, “Hsiaoの意味で最適な(72, 64)修正ハミング符号,” 信学論(A), vol.61-A, no.3, pp.270-271, 1978年3月.

- [9] 岩崎, 萩原, “ランダム誤り訂正符号の一短縮化法, ” 信学論 (A), vol
J68-A, no.1, pp.100-101, 1985 年 1 月 .

第3章 ファイヤ符号および巡回符号のVLSI向き復号法

3.1 まえがき

誤り訂正符号の一つの重要な応用として、ハードディスクが挙げられる。ハードディスクでは、データの信頼性向上を目的として、バースト誤り訂正符号がしばしば用いられる。バースト誤り訂正機能をハードディスクのコントロール用VLSIチップに実現するためには、次のことを考慮する必要がある。①ハードウェア規模(チップ面積)、②復号時間、③使用される頻度、④設計(論理、回路、レイアウト)の容易さ、などが挙げられる。さらに、1個のVLSIチップで複数の情報点数(レコード長)に対応するためには、⑤拡張性のある復号アルゴリズムを採用する必要がある。

本章では、まず、バースト誤り訂正符号としてファイヤ符号(生成多項式 $G(x)=(x^c + 1) \times p(x)$)を考える[1-3]。ファイヤ符号を実用化する場合、短縮化して使用されるのが一般的である。通常、短縮化前の符号長 n はレコード長(RLバイト)より十分長く、符号語の先頭部分はオール0とみなしてよい。このオール0の部分の省略法は現在までにいくつか提案されている[4, 5]。ここでは、除多項式が $p(x)$ である線形帰還シフトレジスタ(LFSR: Linear Feedback Shift Register)の内容は、 $p(x)$ の周期 e だけシフトすると元のパターンに戻ることに着目し、オール0パターンのうち e の倍数回のシフトを省略して復号の高速化を図る[6]。この復号法は、ハードウェアが比較的少なく(シフトレジスタ+カウンタ)、通常の応用(符号長 $n \gg$ レコード長RL)では復号時間も短い。また、設計の容易さ、拡張性の面でもすぐれている。さらに、この復号法を、一般のバースト誤り訂正巡回符号へ拡張する。

提案する復号法の応用対象として、32ビットファイヤ符号を選び、Hard Disk Controller(HDC)へ応用した[7, 8]。HDCは16ビットマイクロコンピュータの周辺LSIとして開発されたものである。マイクロコンピュータ周辺LSIに誤り訂正機能を集積化する場合、前期①~⑤の各項目を考慮して設計する必要があり、ここで提案する復号法が適している。具体的適用の結果、HDCにおける誤り訂正機能の素子数は約6700トランジスタとなった。これは、HDC全体(129kトランジスタ)の5.2%に過ぎない。このようにコンパクトな設計が可能となった。

また、周辺LSIでは拡張性のあるマイクロアーキテクチャが必要である。このような設計法[9, 10]、検査法[11]についても言及する。

3.2 ファイヤ符号のVLSI向き復号法の提案

3.2.1 ファイヤ符号と誤り訂正モデル

ファイヤ符号は、次式が多項式を生成多項式とする巡回符号である[1]。

$$G(x) = (x^c + 1) p(x) \quad (3-1)$$

ここで、 $p(x)$ はGF(2)上の δ 次の既約多項式である。 $p(x)$ の周期を e とする。ただし、 e は c を割り切らない。この符号の符号長 n は、 c と e の最小公倍数 $LCM(c, e)$ である。この符号の検査点の数は $(c + \delta)$ 、情報点数 k は $(n - c - \delta)$ となる。もしも、 $c \geq b + d - 1$ および、 $\delta \geq b$ という条件が満たされれば、この符号は長さ b までのバースト誤りを1個訂正できる。あるいは、長さ $d (> b)$ 以下で、 b より大きいバースト誤りを検出できる[2]。

ファイヤ符号を実際に使用する場合、符号長 n は n' に、情報点数 k は k' に短縮化して使用されるのが普通である。短縮化しても検査点の数 $(n' - k')$ は $(c + \delta)$ に等しい。

図3.1はVLSIチップと誤り訂正モデルについて示した図である。VLSIチップ上にはファイヤ符号のエンコーダおよびデコーダが集積化されている。データの書き込みおよび読み出しは以下のようにおこなわれる。ファイヤ符号エンコーダは、書き込みデータに検査ビットを付加し、送信符号 $F(x)$ を生成する。送信符号 $F(x)$ はファイヤ符号の符号語であり、多項式 $(x^c + 1)$ および $p(x)$ で整除される。記憶装置は、磁気的手段あるいは電気的手段により $F(x)$ を記憶する。データの読み出し時に、VLSIチップは記憶装置から受信符号 $F^*(x)$ を受け取る。このとき、雑音やメディアの欠陥などにより、 $F(x) \neq F^*(x)$ となることがある。VLSI内のファイヤ符号デコーダは、誤り訂正能力の範囲内で、 $F^*(x)$ から $F(x)$ を復元する。

ファイヤ符号の復号化の手順を図3.1にしたがって説明する。まず、ファイヤ符号デコーダは次式にしたがって、シンドローム $S_0(x)$ 、 $S_1(x)$ を計算する。

$$\begin{aligned} S_0(x) &\equiv F^*(x) \pmod{x^c + 1} \\ S_1(x) &\equiv F^*(x) \pmod{p(x)} \end{aligned} \quad (3-2)$$

受信符号 $F^*(x)$ の $(i + 1)$ ビット目からバースト誤り $B(x)$ を含んでいる場合、次式が成り立つ。ただし、先頭を第1ビットとする。




図 3.1 VLSI チップと誤り訂正モデル

$$\begin{aligned}
 S_0(x) &\equiv x^i B(x) \pmod{x^c + 1} \\
 S_1(x) &\equiv x^i B(x) \pmod{p(x)}
 \end{aligned}
 \tag{3-3}$$

次にファイヤ符号デコーダは、 $S_0(x)$ 、 $S_1(x)$ から、誤り位置 i と誤りパターン $B(x)$ を求める。この計算アルゴリズムは、3.2.2 および 3.2.3 で述べる。受信符号 $F^*(x)$ 、誤り位置 i 、誤りパターン $B(x)$ がわかれば、元のデータ $F(x)$ が復元できる。式 (3-2) の計算は、通常の LFSR で実現できる。ここでは、 $(x^c + 1)$ を除多項式とする LFSR を LFSR0、 $p(x)$ を除多項式とする LFSR を LFSR1 と表すことにする。

3.2.2 従来のファイヤ符号復号法

従来のファイヤ符号復号法について簡単に説明する。 (n', k') に短縮化されたファイヤ符号の復号法として、次の3通りの方法が知られている。

- (D1) 巡回符号の性質を利用した方法 [3]
- (D2) シンドロームの線形性を利用してシフト回数を減少させる方法 [4]

(D 3) “ 中国人の剰余定理 ” を用いる方法 [5]

上記 (D 1) の方法は、式 (3 - 2) にしたがってシンドロームを計算した後、LFSR0 と LFSR1 を同時にシフトして、 i と $B(x)$ を求める方法である。この方法によると、最大シフト回数は $\{ n - (c + \delta) \}$ 回であり、必要なハードウェアは $(c + \delta)$ ビットの LFSR 「 $\lceil \log n \rceil$ † ビットカウンタである。この方法はハードウェアが少なく、復号手順が短縮化を考慮しなくてよいという利点がある。しかし、先頭部分のオール 0 を省略しておらず、復号時間が長いという欠点がある。

(D 2) の方法は、シンドロームを計算する際に、同時に $x^{n-n'}$ を乗算してしまう方法である。この後、LFSR0 と LFSR1 を同時にシフトさせ、 i と $B(x)$ を求める。この方法は、シフト回数を符号長 n' にまで減少させることができるため、復号時間の短縮が可能である。しかし、LFSR0 および LFSR1 の内部の接続が、短縮化された符号長 n' に依存して異なる。このため、複数の短縮化した符号長に対応するためには、接続変更用の論理回路が必要となる。接続変更用の回路は、Read Only Memory (ROM)、Programmable Logic Array (PLA) あるいはレジスタなどの規則的な論理素子では実現が困難である。よって、VLSI への適用 [12, 13] という観点から、論理設計、レイアウト設計、回路遅延の面で必ずしも有利な方法ではない。必要なハードウェアは、接続変更用の論理回路に加え、 c ビットおよび δ ビットの LFSR、 「 $\lceil \log n' \rceil$ ビットカウンタである。

(D 3) の復号方法は、“ 中国人の剰余定理 ” を用いてシフト回数を大幅に減らす方法である。シフト回数は最大 $(c + e)$ 回である。誤り位置 i を求めるために、次の計算をおこなう必要がある。

$$i \equiv A_0 \times e \times r_0 + A_1 \times c \times r_1 \pmod{n} \quad (3 - 4)$$

ここで、 r_0 、 r_1 はそれぞれ LFSR0、LFSR1 のシフト回数であり、 $0 \leq r_0 < c$ 、 $0 \leq r_1 < e$ を満たす。また、 A_0 、 A_1 は次式を満たす定数である。

$$A_0 \times e + A_1 \times c \equiv 1 \pmod{n} \quad (3 - 5)$$

A_0 および A_1 は生成多項式によって一意に決まる値であり、前もって計算しておくことが可能である。この方法では、式 (3 - 4) を計算する際に 「 $\lceil \log n \rceil$ ビットの乗除算機能が必要であり、ハードウェア (チップ面積) が大きくなってしまふ。

† 「 $\lceil a \rceil$ は a の切り上げを表す。

3.2.3 ファイヤ符号のVLSI向き復号法

ここではVLSI向きの復号法を提案する。すなわち、符号の情報点数が小さい場合には、それに対応してシフト回数を減らすことが可能で、かつハードウェア量も少ないファイヤ符号の復号法である。この復号法は、複数の短縮化した符号長に対しても、ハードウェアの変更なしにシフト回数の減少が可能である。また、ROM、レジスタなどの規則的な論理素子で実現するのに適している。

式(3-1)で示した多項式を生成多項式とするファイヤ符号の符号語の先頭の $(n - n')$ ビットはオール0とみなしてよい。この部分のシフト回数を省略することにより、誤り位置 i の計算時間を大幅に短くすることができる。

このため次の各点に注目した。

- (1) 多項式 $(x^c + 1)$ の周期は c である。これは、LFSR0を c 回シフトすると、元のパターンに戻ることを意味する。
- (2) 多項式 $p(x)$ の周期は e である。これは、LFSR1を e 回シフトすると、元のパターンに戻ることを意味する。
- (3) ファイヤ符号の符号語 $F(x)$ を e ビットごとのブロックに分割すると、先頭に近いブロックはオール0データを含む。

以上3項目より、符号語 $F(x)$ の先頭 $(n - n')$ ビットのオール0データのうち、 e の j 倍(j は正整数)のシフトを省略することは、LFSR0のみをある整数 P (計算式は後述)回シフトすることに相当する。理由は以下の通りである。シンδροーム $S_0(x)$, $S_1(x)$ に x^{je} を乗算して、それぞれ $(x^c + 1)$, $p(x)$ で除算したときの剰余を考える。 β は $je \geq \beta c$ を満たす最大の整数とすると、次式が成り立つ。

$$\begin{aligned} x^{je} S_0(x) &\equiv x^{je - \beta c} S_0(x) \pmod{x^c + 1} \\ x^{je} S_1(x) &\equiv S_1(x) \pmod{p(x)} \end{aligned} \quad (3-6)$$

β は、 j , c , e が与えられたとき、計算によって求めることができる。したがって、前もって $P = (je - \beta c)$ を計算によって求めておき、 x^P を $S_0(x)$ に乘算して $(x^c + 1)$ で除算すれば、 $S_0(x)$, $S_1(x)$ のおのおのに x^{je} を乗算し、それぞれ $(x^c + 1)$, $p(x)$ で除算したことと同じ結果になる。

図3.2は、ファイヤ符号の短縮化した符号語を示した図である。図3.2に示すように、巡回符号の性質を用いた復号法(前述(D1))では $\{n - (k + c + \delta)\}$ 回の余分な




図 3.2 短縮化ファイヤ符号の符号語

シフトが必要となる。そして、この間に $p(x)$ の周期 e が j 回存在する。ここで、次式が成り立つ。

$$\begin{aligned}
 j &= \lfloor \{ n - (k + c + \delta) \} / e \rfloor + 1 \\
 &= n / e - \lceil (k + c + \delta) / e \rceil
 \end{aligned}
 \tag{3-7}$$

一方、 x^{je} を $S_0(x)$ に乗算して $(x^c + 1)$ で除算すると、剰余 $S'_0(x)$ を生じる。すなわち、次式が成り立つ。

$$\begin{aligned}
 S'_0(x) &\equiv x^{je} S_0(x) \pmod{x^c + 1} \\
 &\equiv x^{je - \beta c} S_0(x) \pmod{x^c + 1} \\
 &\equiv x^P S_0(x) \pmod{x^c + 1}
 \end{aligned}
 \tag{3-8}$$

† $\lfloor b \rfloor$ は b の切り捨てを表す。

ここで、 P は、図 3.2 で示すように je を c で除算したときの剰余である。次式が成り立つ。

$$\begin{aligned} P &\equiv je \pmod{c} \\ &\equiv \{ n/e - \lceil (k+c+\delta)/e \rceil \} \times e \pmod{c} \quad (3-9) \\ &\equiv c - \{ \lceil (k+c+\delta)/e \rceil \times e \pmod{c} \} \end{aligned}$$

したがって、式 (3-9) によって P を計算しておき、LFSR0 を P 回シフトすれば、LFSR0、LFSR1 を同時に je 回シフトしたと等価になる。

以上まとめると、式 (3-1) を生成多項式とするファイヤ符号の短縮化符号に対し、次の 3 ステップによって誤り位置 i および誤りパターン $B(x)$ の計算ができる。

[ステップ 1] 受信符号 $F^*(x)$ から、式 (3-2) にしたがって、シンドローム $S_0(x)$ 、 $S_1(x)$ を計算する。

[ステップ 2] LFSR0 のみを P 回シフトし、 $S'_0(x)$ を求める。このステップは、 $S_0(x)$ 、 $S_1(x)$ に x^{je} を乗算し、それぞれ (x^c+1) 、 $p(x)$ で除算したことに相当し、次式で表される。

$$\begin{aligned} S'_0(x) &\equiv x^{je} S_0(x) \pmod{x^e+1} \\ &\equiv x^P S_0(x) \pmod{x^c+1} \\ S_1(x) &\equiv x^{je} S_1(x) \pmod{p(x)} \\ &\equiv S_1(x) \pmod{p(x)} \end{aligned} \quad (3-10)$$

[ステップ 3] 式 (3-10) に x^i を乗算する。すなわち、次式の操作を行なう。

$$\begin{aligned} B_0(x) &\equiv x^i S'_0(x) \pmod{x^c+1} \\ B_1(x) &\equiv x^i S_1(x) \pmod{p(x)} \end{aligned} \quad (3-11)$$

このステップで、 $B_0(x)$ と $B_1(x)$ 等しくなったとき、その時の i が誤り位置を表す。同時に、 $B_0(x) = B_1(x)$ が誤りパターン $B(x)$ を表す。誤り位置 i は、短縮化しない符号語の先頭から je ビットのオフセットを持つ。ステップ 3 において、シフト回数 i が所定のシフトオーバー回数 Q を越えても $B_0(x)$ と $B_1(x)$ が一致しなかったとき、訂正不能な誤りが発生したと判断する。 Q の値は、図 3.2 にも示すように、次式で表される。

$$Q = \lceil (k+c+\delta)/e \rceil \times e \quad (3-12)$$

以上 3 ステップにより、受信符号 $F^*(x)$ から、誤り位置 i と誤りパターン $B(x)$ が計算で

きる。提案した復号法による最大シフト回数 sc は、ステップ 2 による最大 $(c-1)$ 回のシフトと、ステップ 3 による最大シフト回数(シフトオーバ回数)を加えたものである。次式が成立する。

$$sc = c - 1 + \lceil (k + c + \delta) / e \rceil \times e \quad (3-13)$$

3.2.4 例題

次式が多項式を生成多項式とするファイヤ符号について、3.2.3の復号法を適用した例を示す。次式が多項式を考える。

$$G(x) = (x^{21} + 1)(x^{11} + x^2 + 1) \quad (3-14)$$

多項式 $(x^{11} + x^2 + 1)$ は、原始多項式であり、周期 $e = (2^{11} - 1)$ である。ここで、符号長 n は、次式で表される。

$$\begin{aligned} n &= \text{LCM}(21, 2047) \\ &= 42987 \end{aligned} \quad (3-15)$$

検査部の長さは、32ビットである。このファイヤ符号は、長さ11ビットまでのバースト誤りを1個訂正できる。

この符号の復号用LFSR回路の例を図3.3に示す。このLFSR回路は、“中国人の剰余定理”を用いる復号法と同じ回路である。図3.3は、LFSR0とLFSR1からなっている。LFSR0は、21段のローテート回路であり、多項式 $(x^{21} + 1)$ の除算を行なう。11段のLFSR1は、多項式 $(x^{11} + x^2 + 1)$ の除算を行なう回路である。LFSR0, LFSR1とも11段目から受信符号 $F^*(x)$ を入力している。

図3.3において、一致判定回路COMPは、LFSR0の下位11ビットとLFSR1がビット毎に一致しているかどうか判定する回路である。ゼロ検出回路0-DETは、LFSR0の上位10ビットがオール0かどうか判定する回路である。

ステップ2におけるシフト回数Pおよびステップ3におけるシフトオーバ回数Qは、 $c = 21$, $\delta = 11$, $e = 2047$ をそれぞれ式(3-9), (3-12)に代入して、

$$\begin{aligned} P &= 21 - \{ \lceil (k + 32) / 2047 \rceil \times 2047 \bmod 21 \} \\ Q &= \lceil (k + 32) / 2047 \rceil \times 2047 \end{aligned} \quad (3-16)$$




図 3.3 ファイヤ符号復号用フィードバックシフトレジスタ回路の例
 $G(x) = (x^{21} + 1)(x^{11} + x^2 + 1)$

と求めることができる。

ファイヤ符号をディスクシステムに応用する場合、ディスクのレコード長 RL は、128 バイト、256 バイト、……であることが多い。このとき、 $k = RL \times 8$ ビットとなる。いくつかのレコード長について、式(3-16)を用いて、シフト回数 P (ステップ2) とシフトオーバ回数 Q (ステップ3) を計算した例を、表 3.1 に示す。

表 3.1 提案する復号法におけるシフト回数 P (ステップ2) とシフトオーバ回数 Q (ステップ3) の計算例。 $G(x) = (X^{21} + 1)(X^{11} + X^2 + 1)$

RL	P	Q
128 バイト	11	2047
256	1	4094
512	12	6141
1024	13	10235
2048	15	18423
4096	19	34799

3.3 一般のバースト誤り訂正巡回符号への拡張

3.3.1 復号アルゴリズム

ここでは、ファイヤ符号の復号法を一般のバースト誤り訂正巡回符号へ拡張する。次式の多項式を生成多項式とするバースト誤り訂正符号について考える。

$$G(x) = (x^c + 1) \prod_{j=1}^h p_j(x) \quad (3-17)$$

ここで、 $p_j(x)$ は次数 δ_j 、周期 e_j の異なる既約多項式とする。ただし、 e_j は c を割り切らない。符号長 n は、 $n = \text{LCM}(c, e_1, e_2, \dots, e_h)$ となる。式(3-17)で生成される符号は、長さ d 以下のバースト誤りを検出し、長さ b 以下かつ $p_j(x)$ と互いに素な、バースト誤りを 1 個訂正できる[4]。ただし、 $c \geq b + d - 1$ 、 $b \leq \delta_1 + \delta_2 + \dots + \delta_h$ とする。式(3-17)の多項式の次数を m とすると、 $m = \delta_1 + \delta_2 + \dots + \delta_h$ となる。式(3-17)で生成されるバースト誤り訂正符号に対し、従来の復号法は、ファイヤ符号と同様、以下の方法が知られている。

(D1') 巡回符号の性質を利用した方法[3]

(D2') シンドロームの線形性を利用してシフト回数を減少させる方法[4]

(D3') “中国人の剰余定理”を用いる方法[5]

これらの復号法は、ファイヤ符号に対する復号法と同様の長所、欠点を持つ。長所、欠点については省略するが、いずれの方法も 3.2.2 項(D1)～(D3)と同じ理由により、必ずしも VLSI 化に適しているとは言えない。

そこで、3.2.3 項で示したファイヤ符号に対する新しい復号法と同様の特徴を持つ復号法を提案する。すなわち、LFSR0 (除多項式 $(x^c + 1)$)、LFSRj (除多項式 $p_j(x)$) に対し、それぞれ以下のシフトが省略できることを利用する。

$$\begin{aligned} n - \lceil (k+m) / c \rceil \times c \\ n - \lceil (k+m) / e_j \rceil \times e_j \end{aligned} \quad (3-18)$$

ファイヤ符号との違いは、周期 e_j の選び方に自由度があることである。 e_1, e_2, \dots, e_h のうち e_h を選び、多項式 $p_h(x)$ を基準にして他の LFSR のシフトをおこなうと考えるも一般性を失わない。式(3-17)を生成多項式とする巡回符号の復号手順は、ファイヤ符号の場合と同様、次の 3 ステップからなる。

[ステップ 1] 受信符号 $F^*(x)$ から, シンドローム $S_0(x), S_1(x), \dots, S_h(x)$ を計算する。次式で表される。

$$\begin{aligned} S_0(x) &\equiv F^*(x) \pmod{x^c + 1} \\ S_1(x) &\equiv F^*(x) \pmod{p_1(x)} \\ &\dots\dots\dots \\ S_h(x) &\equiv F^*(x) \pmod{p_h(x)} \end{aligned} \quad (3-19)$$

この計算は, $LFSR_0, LFSR_1, \dots, LFSR_h \leftarrow F^*(x)$ を入力することによっておこなわれる。

[ステップ 2] $LFSR_h$ を基準とし, $LFSR_0, LFSR_1, \dots, LFSR_{(h-1)}$ をそれぞれ, P_0, P_1, \dots, P_{h-1} 回シフトし, $S'_0(x), S'_1(x), \dots, S'_{h-1}(x)$ を求める。各々のシフト回数は, 3.2.3 のシフト回数 P の導出と同様に考えて, 以下のよう表される。

$$\begin{aligned} P_0 &= c - \{ \lceil (k+m) / e_h \rceil \times e_h \pmod{c} \} \\ P_1 &= e_1 - \{ \lceil (k+m) / e_h \rceil \times e_h \pmod{e_1} \} \\ &\dots\dots\dots \\ P_{h-1} &= e_{h-1} - \{ \lceil (k+m) / e_h \rceil \times e_h \pmod{e_{h-1}} \} \end{aligned} \quad (3-20)$$

このステップでは, $LFSR_0, LFSR_1, \dots, LFSR_h$ を, それぞれ, $\lceil (k+m) / e_h \rceil \times e_h$ 回シフトしたことに相当する。

[ステップ 3] $LFSR_0, LFSR_1, \dots, LFSR_h$ を同時にシフトし, 誤り位置 i と誤りパターン $B(x)$ を計算する。すなわち, 次式の操作を行なう。

$$\begin{aligned} B_0(x) &\equiv x^{P_0+i} S'_0(x) \pmod{x^c + 1} \\ B_1(x) &\equiv x^{P_1+i} S'_1(x) \pmod{p_1(x)} \\ &\dots\dots\dots \\ B_{h-1}(x) &\equiv x^{P_{h-1}+i} S'_{h-1}(x) \pmod{p_{h-1}(x)} \\ B_h(x) &\equiv x^i S_h(x) \pmod{p_h(x)} \end{aligned} \quad (3-21)$$

ステップ 3 において, シフト回数 i が所定のシフトオーバー回数 Q を越えても, $B_0(x), B_1(x), \dots, B_h(x)$ が一致しなかったとき, 訂正不能な誤りが発生したと判断する。この場合,

Qの値は、3.2.3の式(3-12)と同様に考えて、次式で表される。

$$Q = \lceil (k+m) / e_h \rceil \times e_h \quad (3-22)$$

以上の3ステップにより、式(3-17)を生成多項式とする巡回符号に対し、受信符号 $F^*(x)$ から、誤り位置*i*と誤りパターン $B(x)$ が計算できる。

3.3.2 例題

ここでは、一般のバースト誤り訂正巡回符号の例を挙げて、提案した復号法を具体的に説明する。次式で表される多項式を考える。

$$\begin{aligned} G(x) &= (x^{22} + 1) \\ &\times (x^{12} + x^{11} + \dots + x + 1) \\ &\times (x^{11} + x^9 + x^7 + x^6 + x^5 + x + 1) \\ &\times (x^{11} + x^7 + x^6 + x + 1) \end{aligned} \quad (3-23)$$

式(3-23)の右辺に現われる4個の多項式を順に、 $p_0(x)$ 、 $p_1(x)$ 、 $p_2(x)$ 、 $p_3(x)$ と表す。 $p_0(x)$ 、 $p_1(x)$ 、 $p_2(x)$ 、 $p_3(x)$ の周期は、それぞれ、22、13、23、89である[2]。符号長は、 $n = \text{LCM}(22, 13, 23, 89) = 585442$ である。この符号は、長さ11ビットまでのバースト誤りを1個訂正できる。特に、 $p_2(x)$ はゴーレイ符号[2]を生成する多項式として知られている。

図3.4は、式(3-23)を生成多項式とする巡回符号の復号回路を例示した図である。一致判定回路COMPは、LFSR0の下位11ビットLFSR1の下位11ビット、LFSR1の下位11ビットとLFSR2の下位ビット、LFSR2の下位11ビットとLFSR3、がビット毎に一致しているかどうか判定する。ゼロ検出回路0-DETは、LFSR0の上位11ビットとLFSR0の上位1ビットがすべて0かどうか判定する回路である。3個の一致判定回路とゼロ検出回路がすべてアサートされたとき、その時のシフト回数が誤り位置*i*を、各LFSRの内容が誤りパターン $B(x)$ を表す。

ステップ2において、シフトの基準多項式を $p_3(x)$ にしたときのシフト回数 P_0 、 P_1 、 P_2 およびステップ3におけるシフトオーバー回数Qの値は、式(3-20)、(3-22)にそれぞれ $c = 22$ 、 $m = 56$ 、 $e_1 = 13$ 、 $e_2 = 23$ 、 $e_3 = 89$ 、 $k = RL \times 8$ を代入して求めることができる。RLはレコード長を表す。いくつかのレコード長について、




図 3.4 巡回符号復号回路の例

$$G(x) = P_0(x) \times P_1(x) \times P_2(x) \times P_3(x)$$

P_0 , P_1 , P_2 , Q を計算した例を表 3.2 に示す。

表 3.2 ステップ 2 におけるシフト回数 p_0 , p_1 , p_2 とステップ 3 におけるシフトオーバー回数 Q の計算例。生成多項式が式 (3-23), ステップ 2 におけるシフトの基準多項式を $p_3(x)$ とした場合。

R	P_0	P_1	P_2	Q
1 2 8 バイト	9	0	1 6	1 1 5 7
2 5 6	2 0	9	3	2 1 3 6
5 1 2	1 9	3	3	4 1 8 3
1 0 2 4	1 7	4	3	8 2 7 7
2 0 4 8	1 3	6	3	1 6 4 6 5
4 0 9 6	5	1 1	3	3 2 8 4 1

3.4 VLSIプロセッサ(16ビットマイコン周辺LSI)への応用

3.4.1 ハードディスクコントローラVLSIへの応用

提案したファイヤ符号のVLSI向き復号法を、ハードディスクコントローラ(HDC)チップへ応用した。このVLSIプロセッサは、16ビットマイクロプロセッサ用周辺LSIとして開発された[7, 8]。HDC内部には、ECSP(Error Correcting Satellite Processor)と呼ばれる誤り制御部があり、32ビットファイヤ符号の符号化/復号化、および16ビットCRC(Cyclic Redundancy Check)コードの生成/検査をおこなう。ファイヤ符号生成多項式は、3.2.4の式(3-14)と同じく、次式で表されるものを用いた。

$$G(x) = (x^{21} + 1)(x^{11} + x^2 + 1) \quad (3-24)$$

図3.5に、HDCのチップ写真を示す。写真中の白線内が、ECSPに相当する部分である。HDCは256バイトのデータバッファを2面内蔵しており、レコード長RLが256バイトに対しては、マイクロプログラムを用いてチップ内部にて誤り訂正をおこなうことができる。




図 3.5 16ビットマイコン周辺LSI(ハードディスクコントローラ)のチップ写真

表 3.3 には、HDC ならびに ECSP のハードウェア諸元を示す。ECSP の素子数、チップ面積は、CRC 機能を含んだものである。HDC の総素子数は 129 K トランジスタであり、チップ面積は 6.23 mm^2 である。このうち ECSP は素子数 3625 トランジスタ (2.8%)、チップ面積 2.52 mm^2 (4.0%) を占める。また、誤り訂正に必要なマイクロプログラムのステップ数は、130 ステップ (24 ビット幅) である。ECSP とマイクロプログラムを加えた総素子数は 6745 トランジスタ (5.2%) である。製造プロセスは $2 \mu\text{m CMOS}$ (Complementary Metal Oxide Semiconductor) である。

表 3.3 ハードディスクコントローラおよび誤り制御部 (ECSP) のハードウェア諸元

項 目	ECSP	誤り訂正 マイクロプログラム	ECSP + マイクロプログラム	HDC
素子数 (%)	3625Tr. (2.8%)	3120 Tr. (2.4%)	6745 Tr. (5.2%)	129 KTr.
チップ面積 (%)	2.52 mm^2 (4.0%)	0.58 mm^2 (0.9%)	3.10 mm^2 (4.9%)	6.23 mm^2
ステップ数 (%)	—	130 (6.3%)	—	2048
プロセス	$2 \mu\text{m CMOS}$			

3.4.2 シリアルインターフェイス VLSI の設計法

マイコン周辺 LSI では、比較的類似した複数の LSI を開発しなければならないことがある。たとえば、ハードディスクコントローラ、フロッピーディスクコントローラ、ネットワークコントローラ等が挙げられる。これらはいずれも、シリアルデータを扱う LSI である。これらの LSI に対し、個別に開発したのでは、期間あるいはコストの面で得策ではない。そこで、共通的に適用できるマイクロアーキテクチャを構築し、HDC を最初の適用品として応用した [9, 10]。

図 3.6 に、シリアルインターフェイス VLSI に共通的に適用できるマイクロアーキテクチャを示す。このマイクロアーキテクチャの特徴は、1 個の Kernel Processor (KP) と複数の Satellite Processor (SP) が階層的に接続されている点にある。KP は入出力装置の状態監視や低速ポートの制御などをおこなう部分である。KP はマイクロプログラムで制御されるため汎用性が高く、別の被制御装置に対しても、マイクロプログラムの変更だけで対処できる。

SP は、高速 (例えば 20 Mb/S) のシリアルデータの変復調、直列/並列変換などを




図 3.6 シリアルインターフェイス VLSI の共通マイクロアーキテクチャ

おこなう部分である。この部分は、PLAによって制御されている。被制御装置に依存して設計し直す必要がある。

また、KPとSPは異なるクロックで動作するため、制御およびパラメータの受渡しを工夫した。すなわち、パラメータ（データ長など）をスタックメモリに格納し、制御信号（起動／終了など）は、クロック同期回路（Semaphore）を通しておこなうようにした。このようなKP-SPインターフェイスを提供することにより、KPとSPは、互いに他の詳細を知らなくても動作が可能となる。また、別の設計者が並行してKPとSPを設計できるという効果もあった。以上のようなマイクロアーキテクチャをマイコン周辺LSI——HDC——へ適用した。HDCのチップ写真は図3.5に示した。

HDCの検査回路について簡単に述べる。HDCでは，検査コストの低減を目的として，階層構造と内部バスを利用した検査法を考案した [11]。検査回路のハードウェア量はチップ全体の素子数に対し，約7%である。また，内部バスにシグナチャ回路を設けた。

3.5 まとめ

本章では、VLSIプロセッサに適したファイヤ符号およびバースト誤り訂正巡回符号の復号法を提案した。提案した復号法は、ハードウェアが比較的少なくてよい。また、短縮化前の符号長がレコード長よりも十分に長い場合——通常の応用では成り立つ——、復号時間の面でも、他の高速復号法と同じオーダーまで高速化することができた。また、一部の設定値を変更することにより、種々の短縮化に対して使用できるという特徴も持つ。この性質は、マイコン周辺LSIのように1個のチップで複数のレコード長を扱う場合に適しており、ROMなどの規則論理素子で実現される。

さらに、提案した復号法を具体的にVLSIプロセッサへ適用した。適用した符号は32ビットファイヤ符号であり、適用したプロセッサはハードディスクコントローラVLSIである。このVLSIチップは、16ビットマイコン周辺LSIとして開発されたものである。提案した復号法を実行する誤り訂正部は、16ビットCRC機能および誤り訂正用マイクロプログラムを含め、約6700トランジスタとなった。これは、ハードディスクコントローラVLSIの約5%を占める。また、シリアルインターフェイスVLSIの設計法についても述べた。

3.6 参考文献

- [1] 嵩, 都倉, 岩垂, 稲垣, “符号理論” コロナ社, 1975年.
- [2] 宮川, 岩垂, 今井, “符号理論,” 昭晃堂, 1973年.
- [3] S.Lin, “An Introduction to error correcting codes,” Prentice-Hall, 1970.
- [4] S.Lin and D.J.Costello, “Error control coding,” Prentice-Hall, 1983.
- [5] R.T.Chien, “Burst-correcting codes with high speed decoding, IEEE Trans. Inf. Theory, vol.IT-5, no.1, pp.109-113, Jan.1969.
- [6] 岩崎, 船橋, 上野, “短縮化ファイヤ符号の復号法とVLSIプロセッサへの応用,” 信学論(D), vol.J68-D, no.12, pp.1998-2006, 1985年12月.
- [7] T.Funabashi, K.Iwasaki, K.Minorikawa, H.Yonezawa and T.Cantrell, “2 micron CMOS VLSI hard disk controller integrates data buffer and error correction,” WESCON, 24/3, pp.1-7, U.S.A., 1984.
- [8] T.Funabashi, J.Tatezaki and K.Iwasaki. “CMOS hard disk controller

with data buffer and error correction," Hitachi review, vol.33, no. 5, pp. 251-254, Oct. 1984.

- [9] K.Iwasaki,N.Yamaguchi,T.Shimura,Y.Hagiwara,T.Funabashi and K.Minorikawa, "Design methodology for reconfigurable module-structured VLSI," Custom integrated circuits conf, pp.464-467, U.S.A., May 1985.
- [10] 岩崎, 船橋, 山口, 志村, 御法川, 館崎, "階層構造VLSI設計法とハードディスクコントローラ(HDC)への応用," 電子通信学会半導体トランジスタ研究会, SSD84-56, 1984年9月.
- [11] N.Yamaguchi,T.Funabashi,K.Iwasaki,T.Shimura and K.Minorikawa, "A self-testing method for modular structured logic VLSIs," Int. conf. CAD, pp.99-101, Jan.1984.
- [12] C.E.Mead and L.Conway, "Introduction to VLSI systems," Addison-Wesley, 1980.
- [13] S.Muroga, "VLSI system design," John-Wiley, 1982.

第4章 シグナチャ検査法の誤り検出率の解析とランダム誤り訂正符号

4.1 まえがき

半導体集積度の向上と共に、1チップに集積できる素子数は飛躍的に増加している。一方、外部ピンの数はさほど増えていない。このような状況のもとで、論理回路の検査法への関心が高まっている[1, 2]。

L S I回路の論理検査では、Multiple Input Signature Register(MISR)と呼ばれる多入力線形帰還シフトレジスタを、パターン圧縮器として用いた自己検査法が提案されている[3, 4]。MISRはパターン圧縮に伴い、パターンに含まれる様々の誤りを見逃す[5, 6]。この見逃し率を 2^{-m} から 2^{-2m} (m はMISRの段数)へ向上させる方法も提案されている[7]。しかし、ランダムな多重誤り検出率に関しては、理論的解析が十分ではなかった。すなわち、誤り見逃しの例はいくつも知られていたが、一般的条件は定式化されていなかった。

本章では、まずMISRに対し、回路の線形性を利用して、シグナチャ $S(x)$ を定式化する。次に、G等価という考え方を提案し、原始多項式に基づくMISRの2重ビット誤りの検出率を求める。その結果、2重ビット誤り検出率が100%とならないことを示す。さらに、行列の縮退化という考え方を提案する。この考え方とハミング符号の重み3, 4の符号語数から、原始多項式に基づくMISRの3, 4重ビット誤り検出率を計算する。同時に、拡大ハミング符号生成多項式に基づくMISRの1~4重ビット誤り検出率を求め、2重ビット誤り検出率が100%とならないことを示す[8, 9]。

2重ビット誤り検出率を100%にする一つの方法として、逆2重化MISRというシグナチャ回路を提案する。この回路は、シフト方向が互いに逆方向である2組のMISRを用いる方法である。2重ビット誤りが互いに打ち消し合う条件が、逆方向シフトの2つのMISRを用いると、同時には生じないことを利用したものである。特に、拡大ハミング符号生成多項式に基づく逆2重化MISRを用いると、1~3重ビット誤りをすべて検出できることを示す[8, 9]。

4.2 検査モデルとMISRの諸性質

4.2.1 検査モデル

本章では、図4.1で示されるような論理回路の検査モデルを扱う。被検査回路は、検査パターンにしたがって、 m 個のビット出力を同時にパターン圧縮回路に送出する。これらのビット出力の長さを n とし、それぞれのビット時系列を m 個の $(n-1)$ 次多項式 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ で表すことにする。すなわち、多項式 $a_i(x)$ はビットの時系列 $a_{i0}, a_{i1}, \dots, a_{in-1}$ の多項式表現であり、次式で表される。

$$a_i(x) = a_{i0} + a_{i1}x + \dots + a_{in-1}x^{n-1} \quad (4-1)$$

パターン圧縮回路へは、 $a_{in-1}, a_{in-2}, \dots, a_{i0}$ の順で入力される。パターン圧縮回路(MISR等)は、 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ を m ビットに圧縮し、その結果をシグナチャ多項式 $S(x)$ として故障判定回路へ出力する。




図4.1 論理回路の検査モデル

故障判定回路では、シグナチャ $S(x)$ と、被検査回路に故障がない場合のシグナチャ $SIG(x)$ とを比較し、 $S(x) = SIG(x)$ のとき故障なし、 $S(x) \neq SIG(x)$ のとき故障ありと判断する。

本章では、 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ に含まれる誤りはランダムビット誤りと仮定する。また、パターン圧縮回路、故障判定回路には故障がないものと仮定する。

4.2.2 MISR とシグナチャ

MISR は、図 4.2 で示すように、 m 段のシフトレジスタ、 m 個の排他的論理和ゲート、 $(m-1)$ 個の係数器からなる線形帰還シフトレジスタである。MISR に対してシグナチャ $S(x)$ を定義する。シグナチャ $S(x)$ とは、入力検査多項式 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ を MISR へ入力し終わったときの MISR の内容と定義する [2, 5]。以下に、MISR が線形順序回路であることを利用して、シグナチャ $S(x)$ を定式化する。




図 4.2 多入力シグナチャレジスタ (MISR) 回路

まず、 m 個の入力検査多項式 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ のうち $a_i(x)$ だけが非零多項式 — 他の多項式はすべて 0 — であると仮定する。このとき、図 4.3 で示されるような線形帰還シフトレジスタとなる。これは除算回路としてよく知られた回路であり [6, 7], 除多項式 $G(x)$ は、次式で表される。




図 4.3 $a_i(x)$ のみが非零多項式であるときの MISR

$$G(x) = g_0 + g_1 x + \cdots + g_{m-1} x^{m-1} + g_m x^m \quad (4-2)$$

ただし、 $g_m = g_0 = 1$ である。 $a_i(x)$ は i 段目のシフトレジスタに入力されるため、被除多項式は、次式で表される。

$$x^i a_i(x) \quad (4-3)$$

入力検査多項式 $a_0(x), a_1(x), \dots, a_{m-1}(x)$ のうち $a_i(x)$ だけが非零多項式とした場合のシグナチャを $S_i(x)$ と表すと、次式が成立する。

$$S_i(x) \equiv x^i a_i(x) \pmod{G(x)} \quad (4-4)$$

各々の入力検査多項式が非零多項式とした場合、シグナチャ $S(x)$ は式 (4-4) を用いて求めることができる。すなわち、MISR は $a_i(x)$ に対して線形であるから、 $S_0(x), S_1(x), \dots, S_{m-1}(x)$ の線形和が $S(x)$ と一致する。このとき、次式が成立する。

$$\begin{aligned} S(x) &= S_0(x) + S_1(x) + \cdots + S_{m-1}(x) \\ &\equiv a_0(x) + x a_1(x) + \cdots + x^{m-1} a_{m-1}(x) \pmod{G(x)} \end{aligned} \quad (4-5)$$

4.2.3 検査シンドロームと誤り検出

検査シンドローム $Y(x)$ を定義する。被検査回路に故障が含まれていない場合のシグナチャ

\ast を $S I G(x)$ と表す。被検査回路のシグナチャを $S(x)$ とするとき、

$$Y(x) \equiv S I G(x) + S(x) \pmod{G(x)} \quad (4-6)$$

と定義する。このとき、故障検出回路は次のように判定する。

$Y(x) = 0$ のとき : 被検査回路に故障なし

$\neq 0$ のとき : 被検査回路に故障あり

ここで、被検査回路に故障があっても $Y(x) = 0$ となる場合があり、これについて本章で議論する。

ここまでは、入力検査パターンを多項式の組として表してきた。このビットパターンを $m \times n$ 次の行列として表現することも可能であり、次式のように表す。

$$A = \begin{bmatrix} a_{00} & a_{01} & & a_{0n-1} \\ a_{10} & & & \\ & \dots & & \\ a_{m-10} & & & a_{m-1n-1} \end{bmatrix} \quad (4-7)$$

多項式表現も行列表現も同じものの別な表し方であり、扱いやすいほうを使用する。被検査回路に故障が含まれないときの入力検査パターンを特に行列 $E F A$ と表し、行列 $E F A$ の第 i 行を $e f a_i(x)$ と表す。行列 A の重みとは、行列 A に含まれる 1 の個数と定義し、 $w(A)$ と表す。 $w(E F A \oplus A) = t$ のとき、 A に t 重誤りが生じたと定義する。ただし、 $A \oplus E F A$ は行列 A と行列 $E F A$ の成分毎の排他的論理和を表す。

誤り行列 E を $E = E F A \oplus A$ と定義する。行列 E の第 i 行を $e_i(x)$ と表すとき、次式が成立する。

$$e_i(x) = e f a_i(x) + a_i(x) \quad (4-8)$$

式 (4-5), (4-6), (4-8) より、次式が成立する。

$$Y(x) \equiv e_0(x) + x e_1(x) + \dots + x^{m-1} e_{m-1}(x) \pmod{G(x)} \quad (4-9)$$

ここで、 t 重誤り検出率 PD_t 、 t 重誤り見逃し率 PM_t を定義する。 $w(E F A \oplus A) = t$ かつ $Y(x) \neq 0$ となる確率を PD_t 、 $w(E F A \oplus A) = t$ かつ $Y(x) = 0$ となる確率を PM_t と定義する。このとき次式が成立する。

$$PD_t + PM_t = 1 \quad (4-10)$$

4.2.4 G等価とその諸性質

多項式 $G(x)$ の周期 [6] を n と表す。 $G(x)$ が m 次の原始多項式の場合、 $n = 2^m - 1$ である。
 $m \times n$ 次の入力検査パターン行列 A の成分に対し、 G 等価という性質を定義する。 行列 A の 2 成分 a_{kl} , $a_{k'l'}$ が次の条件、

$$(条件1) \quad k + l \equiv k' + l' \pmod{n} \quad (4-11)$$

を満たすとき、 a_{kl} , $a_{k'l'}$ は G 等価であると定義する。 また、 a_{kl} , $a_{k'l'}$ を G 等価対と呼ぶ。 誤り行列 E の成分 e_{kl} , $e_{k'l'}$ についても同様に G 等価の性質を定義する。 G 等価対の例を図 4.4 に示す。 図 4.4 に示すように、 G 等価対は従対角線 (右上から左下) の方向に存在している。 G 等価の関係にある 2 成分はつぎの補題で示されるような性質を持つ。




図 4.4 G等価対の例

[補題 4.1]

行列 A の異なる 2 成分 a_{kl} , $a_{k'l'}$ が G 等価であるとき、 行列 A のなかで a_{kl} のみが非零成分としたときのシグナチャ $S(x)$ と $a_{k'l'}$ のみが非零成分としたときのシグナチャ $S'(x)$ とは等しくなる。

(証明)

行列 A のなかで a_{kl} のみが非零成分とする。 このとき、 入力検査多項式 $a_0(x)$, $a_1(x)$,
 \dots , $a_{m-1}(x)$ のうち $a_k(x)$ のみが非零多項式となり、

$$a_k(x) = x^1 \quad (4-12)$$

となる。 $a_k(x)$ はMISRのk段目に入力されるから、シグナチャ $S(x)$ は、式(4-5)より、

$$S(x) \equiv x^{k+1} \pmod{G(x)} \quad (4-13)$$

となる。同様に、 $a_{k'+1'}$ のみが非零成分としたとき次式が成立する。

$$S'(x) \equiv x^{k'+1'} \pmod{G(x)} \quad (4-14)$$

いま(条件1)が成立しているので、次式が成り立つ。

$$k+1 = b \times n + k'+1' \quad (4-15)$$

ただし、 $b = -1, 0, 1$ のいずれかである。また、 $G(x)$ はm次の原始多項式なので周期nに対し、

$$x^n \equiv 1 \pmod{G(x)} \quad (4-16)$$

である。よって、

$$\begin{aligned} S(x) &\equiv x^{k+1} \pmod{G(x)} \\ &\equiv x^{b \times n + k'+1'} \pmod{G(x)} \\ &\equiv S'(x) \pmod{G(x)} \end{aligned} \quad (4-17)$$

となる。

G等価対の一例を示し、シグナチャ $S(x) = 0$ となる様子を説明する。

[例4.1]

行列Aにおいて成分 a_{01} と a_{10} はG等価である。実際、成分 a_{01} と a_{10} のみが非零である場合、すなわち、

$$A = \left(\begin{array}{cc|cc} 0 & 1 & & \\ 1 & 0 & & 0 \\ \hline & & & \\ 0 & & & 0 \end{array} \right)$$

のときを考える。これをMISRへ入力したならば、 a_{01} と a_{10} は0段目と1段目の間の排他的論理和回路により打ち消しあい、シグナチャ $S(x)$ は0となる。

(例終わり)

次に、2重誤り検出率を計算するために必要な補題を示す。

[補題 4.2]

行列 A を $m \times n$ 次の行列とする。行列 A に G 等価対を 1 組だけ指定する組み合わせの数は次式で表される。

$$m(m-1)n/2 \quad (4-18)$$

(証明)

行列 A の成分の数は $m \times n$ である。各成分について従対角線方向に $(m-1)$ 個の G 等価対を持つ。単純な乗算 $m \times n \times (m-1)$ では数え上げが 2 回ずつおこなわれるため、行列 A に G 等価対を 1 組だけ指定する組み合わせの数は式 (4-18) で与えられる。

(証明終わり)

次に、4重誤り検出率を計算するために必要な補題を示す。

[補題 4.3]

行列 A を $m \times n$ 次の行列とする。行列 A から 2 組の G 等価対を選び出す組み合わせの数は次式で表される。ただし、 $m \geq 4$ とする。

$$1/24 \times m(m-1)n \{ (m-2)(m-3) + 3m(m-1)(n-1) \} \quad (4-19)$$

(証明)

最初の G 等価対の選び出し方の総数は、補題 4.2 より、 $1/2 \times m(m-1)n$ である。2 組目の G 等価対の選び方を次の 2 つの場合に分けて考える。

(a) 最初の G 等価対と 2 番目の G 等価対が G 等価である場合

最初の G 等価対によって従対角線上に既に 2 個の成分が指定されている。2 番目の G 等価対を選ぶ場合の数は、残りの $(m-2)$ 個から 2 個選ぶ場合の数 ${}_{m-2}C_2$ に等しい。ただし、 $m \geq 4$ とする。4 個の成分は互いに G 等価の関係にあり、 ${}_4C_2 = 6$ 回だけ重複して数え上げられる。

(b) 最初の G 等価対と 2 番目の G 等価対が G 等価でない場合

行列 A の成分のうち、最初の G 等価対と G 等価の関係にない成分の数は $m(n-1)$ 個であり、各成分について $(m-1)$ 個の G 等価成分の選択ができる。この場合、最初の G

等価対と 2 番目の G 等価対はそれぞれ 2 重に数えられる。以上, (a), (b)より次式が成り立つ。

$$\begin{aligned} & 1/2 \times m(m-1)n \{ 1/6 \times m_{m-2} C_2 + m(n-1)(m-1)(1/2)^2 \} \quad (4-20) \\ & = 1/24 \times m(m-1)n \{ (m-2)(m-3) + 3m(m-1)(n-1) \} \end{aligned}$$

(証明終わり)

4.2.5 行列の縮退化

3重以上の誤り検出率を考えるために, 誤り行列 E の縮退化という考え方を定義する。 $m \times n$ 次の行列 E において, 第 0, 1, …, (m-2) 行に含まれる任意の非零成分 e_{ij} に対し, 第 (m-1) 行の成分のうちで e_{ij} と G 等価な成分 $e_{m-1j'}$ が 1 個だけ存在する。すべての e_{ij} に対し, 次式の操作を施すことを行列 E の G 縮退化と定義する。

$$\begin{aligned} e_{m-1j'} & \leftarrow e_{m-1j'} + e_{ij} \\ e_{ij} & \leftarrow 0 \end{aligned} \quad (4-21)$$

このときの第 (m-1) 行の多項式表現を $DG(x)$ と表す。補題 4.1 と式 (4-9), (4-21) から行列 E による検査シンδροームと $DG(x) \times x^{m-1}$ による検査シンδροームは等しい。すなわち, 次式が成立する。

$$Y(x) \equiv DG(x) \times x^{m-1} \pmod{G(x)} \quad (4-22)$$

図 4.5 に行列 E の G 縮退化の例を示す。縮退化した行列の最下行が $DG(x)$ となる。

次の補題は G 縮退化の定義からただちに導かれる。




図 4.5 行列 E の G 縮退化の例

[補題 4.4]

行列 E の重みを w とし, E の G 縮退化多項式 $D G(x)$ の項数が w に等しい — E は G 等価な非零成分を含まない — とする。このとき $D G(x)$ を生じるような行列 E の組み合わせの数は m^w である。

(証明略)

4.3 MISRの2,3および4重誤り検出率の解析

4.3.1 原始多項式に基づくMISR

最も基本的なMISRとして、 $G(X)$ が m 次の原始多項式である場合を考える。このとき $G(X)$ は符号長 (2^m-1) のハミング符号を生成する。ハミング符号は重み2以下の符号語を含まないので、 $G(X)$ は次数 (2^m-1) 以下の単項および2項の多項式を整除しない。符号語の重みとは、符号語に含まれる1の個数である。MISRに対する入力ビット系列の長さを (2^m-1) として、以下単一、2重、3重、4重ビット誤りについて検出率を求める。

4.3.1.1 単一誤りが生じた場合

$$e_{ij} = 1 \quad (i, j) = (k_0, l_0) \\ 0 \quad \text{上記以外の}(i, j)$$

とする。このとき、式(4-9)より

$$Y(X) \equiv X^{k_0+l_0} \pmod{G(X)} \quad (4-23)$$

となる。 $G(X)$ は単項多項式を整除しないので、

$$Y(X) \not\equiv 0 \pmod{G(X)}$$

が成立し、単一誤りを検出する。

4.3.1.2 2重誤りが生じた場合

$$e_{ij} = 1 \quad (i, j) = (k_0, l_0) (k_1, l_1) \\ 0 \quad \text{上記以外の}(i, j)$$

とする。このとき、

$$Y(X) \equiv X^{k_0+l_0} + X^{k_1+l_1} \pmod{G(X)} \quad (4-24)$$

となる。次の2つの場合に分ける。

(a) 2個の非零成分 e_{ij} が G 等価対の場合

G 等価対の定義から、

$$k_0 + l_0 \equiv k_1 + l_1 \pmod{2^m-1}$$

である。よって、

$$Y(X) \equiv 0 \pmod{G(X)}$$

となり，この2重誤りを見逃してしまう。

(b) 2個の非零成分 e_{ij} がG等価対でない場合

検査シンδροーム $Y(X) (\equiv X^{m-1} \times DG(X) \pmod{G(X)})$ は2項を含む多項式となる。 $G(X)$ は次数 $n (= 2^m - 1)$ 以下の2項多項式を整除しないから，

$$Y(X) \neq 0 \pmod{G(X)}$$

が成り立ち，この2重誤りを検出する。

以上(a), (b)よりG等価の位置に生じた2重誤りを見逃してしまう。 $m \times n$ 次の行列EのなかにG等価を1組だけ選択する場合の数は，補題4.2より， $1/2 \times m(m-1)n$ である。2重誤りが生じる場合の数は， ${}_{mn}C_2$ である。よって，2重誤り見逃し率 PM_2 は，

$$PM_2 = 1/2 \times m(m-1)n / {}_{mn}C_2 \quad (4-25)$$

となる。 $n = 2^m - 1$ を代入し次式を得る。

$$PM_2 = 1/2 \times m(m-1)(2^m-1) / {}_m(2^m-1)C_2 \quad (4-26)$$

4.3.1.3 3重誤りが生じた場合

$$e_{ij} = \begin{cases} 1 & (i, j) = (k_0, l_0) (k_1, l_1) (k_2, l_2) \\ 0 & \text{上記以外の}(i, j) \end{cases}$$

とする。このとき，

$$Y(X) \equiv X^{k_0+l_0} + X^{k_1+l_1} + X^{k_2+l_2} \pmod{G(X)} \quad (4-27)$$

となる。次の2つの場合に分ける。

(a) G等価対を含む場合

$(i, j) = (k_0, l_0) (k_1, l_1)$ がG等価対とみなしても一般性を失わない。

式(4-27)は，

$$\begin{aligned} Y(X) &\equiv X^{k_2+l_2} \pmod{G(X)} \\ &\neq 0 \pmod{G(X)} \end{aligned}$$

となり，この3重誤りを検出する。

(b) G等価対を含まない場合

式(4-27)は3項多項式となる。検査シンδροーム $Y(X) (\equiv DG(X) \times X^{m-1} \pmod{G(X)})$ が $G(X)$ で整除されるということは， $Y(X)$ が $G(X)$ の倍数であることに等しい。すなわち， $G(X)$ が生成するハミング符号を C とすると $Y(X) \in C$ と同値である。 $G(X)$ の周期は $Y(X)$ の最高次数よりも1だけ大きいので，式(4-27)が割り切れる場

合の数は、符号Cに含まれる重み3の符号語数に等しい。

$G(X)$ が生成する符号語のうち重み3の符号語数は、符号Cのパリティ検査行列の列ベクトルのうち3個の列ベクトルの和が0となるような組み合わせの数に等しい[8]。ハミング符号では、2個の列ベクトルを任意に選んだとき、3個の列ベクトルの和が0となるように残りの列ベクトルを選ぶ方法は、一意に決定される。2個の列ベクトルを選ぶ場合の数は ${}_n C_2$ であるが、重み3の符号語は3重に数え上げられる。よって、重み3の符号語数は、

$$1/3 \times {}_n C_2 \quad (4-28)$$

となる。3項多項式を生成するG縮退化前の誤り行列Eの数は、補題4.4と式(4-28)より、

$$m^3 \times 1/3 \times {}_n C_2 \quad (4-29)$$

となる。式(4-29)は、式(4-27)の右辺が0となる場合の数を表し、このとき3重誤りを見逃してしまう。

以上(a), (b)より、3重誤りを見逃す場合の数は、式(4-29)で表される数だけである。

3重誤りが生じる場合の数は、 ${}_{mn} C_3$ であり、次式が成立する。

$$PM_3 = 1/3 \times m^3 \times {}_n C_2 / {}_{mn} C_3 \quad (4-30)$$

となる。 $n = 2^m - 1$ を代入し次式を得る。

$$PM_3 = 1/3 \times m^3 \times (2^{m-1}) C_2 / {}_m (2^{m-1}) C_3 \quad (4-31)$$

4.3.1.4 4重誤りが生じた場合

$$e_{ij} = \begin{cases} 1 & (i, j) = (k_0, l_0)(k_1, l_1)(k_2, l_2)(k_3, l_3) \\ 0 & \text{上記以外の}(i, j) \end{cases}$$

とする。このとき、

$$Y(X) \equiv X^{k_0+l_0} + X^{k_1+l_1} + X^{k_2+l_2} + X^{k_3+l_3} \pmod{G(X)} \quad (4-32)$$

となる。式(4-32)は、0, 2, 4項のいずれかを含む多項式となる。

(a) G等価対が2組含まれる場合

式(4-32)の右辺は0となり、この誤りを見逃してしまう。このような4成分の場合の数は、補題4.3で与えられる。

(b) G等価対が1組だけ含まれる場合

式(4-32)の右辺は2項を含む。4.3.1.2(b)と同じ理由でこの誤りを検出する。

(c) G等価対を含まない場合

検査シンδροーム $Y(X) (\equiv DG(X) \times X^{m-1} \pmod{G(X)})$ は4項を含む。 $DG(X)$ が $G(X)$ で割り切れる場合の数は、 $G(X)$ が生成するハミング符号に含まれる重み4の符号語数に等しい。 $G(X)$ が生成する符号語のうち重み4の符号語数は、符号Cのパリティ検査行列の列ベクトルのうち4個の列ベクトルの和が0となるような組み合わせの数に等しい[8]。すなわち、3個の列ベクトルを選んで一次独立である場合の数を求めることに等しい。3個の列ベクトルの選び方は、 ${}_n C_3$ 通り存在し、このうち、 ${}_n C_2$ 通りは3個の列ベクトルが一次従属となる。よって、重み4の符号語数は、

$$1/4 \times ({}_n C_3 - {}_n C_2) \quad (4-33)$$

となる。補題4.4および式(4-33)より、式(4-32)が $G(x)$ で割り切れるような4成分の選び方は、

$$m^4 \times 1/4 \times ({}_n C_3 - {}_n C_2) \quad (4-34)$$

となる。この場合には、4重誤りを見逃してしまう。以上(a), (b), (c)より、4重誤りを見逃し率 PM_4 を求めることができる。4重誤りが生じる場合の数は、 ${}_{mn} C_4$ である。 $n = 2^m - 1$ を代入し次式を得る。

$$PM_4 = [1/24 \times m(m-1)(2^m-1)\{(m-2)(m-3) + 3m(m-1)(2^{m-2})\} + 1/4 \times m^4 \times \{({}_{2^m-1} C_3 - ({}_{2^m-1} C_2)\}] / m({}_{2^m-1} C_4) \quad (4-35)$$

4.3.1項のまとめとして、 m 次の原始多項式 $G(X)$ に基づくMISRの誤り検出率を表4.1にまとめる。表4.1から、単一誤りは必ず検出するが、2重以上の誤りについては、100%は検出できないことがわかる。

表4.1 $G(x)$ が m 次の原始多項式の場合のMISRの誤り検出率

PD_1	1
PD_2	$1 - 1/2 \times m(m-1)(2^{m-1}) / m({}_{2^m-1} C_2)$
PD_3	$1 - 1/3 \times m^3 \times ({}_{2^m-1} C_2) / m({}_{2^m-1} C_3)$
PD_4	$1 - [1/24 \times m(m-1)(2^m-1)\{(m-2)(m-3) + 3m(m-1)(2^{m-2})\} + 1/4 \times m^4 \times \{({}_{2^m-1} C_3 - ({}_{2^m-1} C_2)\}] / m({}_{2^m-1} C_4)$

4.3.2 拡大ハミング符号生成多項式に基づくMISR

ここでは、MISRに用いられる多項式として、次式で表される多項式について考える [10]。

$$G(X) = (1+X)G'(X) \quad (4-36)$$

ここで、 $G'(X)$ は $(m-1)$ 次の原始多項式とする。 $G'(X)$ の周期は $(2^{m-1}-1)$ である。 $G(x)$ は m 次の多項式となり、 $(1+X)$ 、 $G'(X)$ とともに重根を持たないので、 $G(X)$ の周期は $(2^{m-1}-1)$ となる [11]。 $G(X)$ は拡大ハミング符号を生成する。拡大ハミング符号は重み 3 以下の符号語を含まないので、 $G(x)$ は次数 $(2^{m-1}-1)$ 以下の単項、2項、3項多項式を整除しない。

以下、式(4-36)に基づくMISRの誤り検出率について議論する。4.3.1項では、次数が m 、周期 n が (2^m-1) の原始多項式 $G(X)$ を用いた。ここでは、 $G(X)$ の次数は同じく m であるが、周期 n は $(2^{m-1}-1)$ となる。4.3.1における G 等価に関する議論は、 $n = (2^{m-1}-1)$ とすることにより、そのまま成り立つ。

4.3.2.1 単一誤りが生じた場合

4.3.1.1の議論が成立し、 $PD_1 = 1$ となる。

4.3.2.2 2重誤りが生じた場合

4.3.1.2の議論が成立し、式(4-25)に $n = (2^{m-1}-1)$ を代入して次式を得る。

$$PM_2 = 1/2 \times m(m-1)(2^{m-1}-1) / {}_m C_2 \quad (4-37)$$

4.3.2.3 3重誤りが生じた場合

検査シンδροーム $Y(X) (\equiv DG(X) \times X^{m-1} \pmod{G(X)})$ は、次数 $(2^{m-1}-1)$ 以下でかつ単項又は3項を含む多項式となる。 $G(X)$ はこのような多項式を整除しないので、3重誤りをすべて検出する。

4.3.2.4 4重誤りが生じた場合

検査シンδροーム $Y(X)$ は、0, 2, 4項からなる多項式となる。次の3通りに分ける。

(a) G 等価対が2組含まれる場合

検査シンδροーム $Y(X) \equiv 0 \pmod{G(X)}$ 、となりこの4重誤りを見逃してしまう。

場合の数は補題 4.3 で与えられる。

(b) G等価対が1組だけ含まれる場合

検査シンドローム $Y(X)$ は次数が $(2^{m-1} - 1)$ 以下の2項を含む多項式となる。 $G(X)$ はこのような多項式を整除しないので、この4重誤りを検出する。

(c) G等価対が含まれない場合

検査シンドローム $Y(X)$ は4項を含む多項式となる。 $Y(X)$ が $G(X)$ で割り切れる場合の数は、 $G(X)$ が生成する拡大ハミング符号に含まれる重み4の符号語数に等しい。これは、拡大ハミング符号のパリティ検査行列の列ベクトルのうち4個の列ベクトルの和が0となるような組み合わせの数に等しい[12]。式(4-28)の導出と同様に考えると、符号長 n の拡大ハミング符号に含まれる重み4の符号語数は、

$$1/4 \times {}_n C_3 \quad (4-38)$$

となる。4項多項式を生成するG縮退化前の行列Eの数は、補題4.4と式(4-38)より、

$$m^4 \times 1/4 \times {}_n C_3 \quad (4-39)$$

となる。この場合4重誤りを見逃してしまう。以上(a), (b), (c)より、4重誤りを見逃し率 PM_4 を求める。検査入力パターンに4重誤りが生じる場合の数は、 ${}_{mn} C_4$ であり、 $n = 2^{m-1} - 1$ を代入し次式を得る。

$$PM_4 = [1/24 \times m(m-1)(2^{m-1}-1)\{(m-2)(m-3) + 3m(m-1)(2^{m-1}-2)\} + 1/4 \times m^4 \times (2^{m-1}-1)C_3] / m(2^{m-1}-1)C_4 \quad (4-40)$$

4.3.2項のまとめとして、拡大ハミング符号生成多項式(式(4-36))に基づくMISRの誤り検出率を表4.2にまとめる。表4.2から、単一および3重誤りは必ず検出するが、2, 4重誤りについては、100%は検出できないことがわかる。

表 4.2 次数 m の拡大ハミング符号生成多項式に基づく MISR の誤り検出率

PD_1	1
PD_2	$1 - 1/2 \times m(m-1)(2^{m-1}-1) / m(2^{m-1}-1)C_2$
PD_3	1
PD_4	$1 - [1/24 \times m(m-1)(2^{m-1}-1)\{(m-2)(m-3) + 3m(m-1)(2^{m-1}-2)\} + 1/4 \times m^4 \times (2^{m-1}-1)C_3] / m(2^{m-1}-1)C_4$

4.4 逆2重化MISRの提案

4.4.1 逆2重化MISR

MISRの誤り検出率は、4.3節で示したように、多重誤りに対して100%に達しないことがある。特に2重誤り検出率が100%に達しないことは望ましくない。多重誤り検出率を向上させる方法も提案されているが、2重誤り検出率は100%に達しない[4]。

ここでは、2重誤りを100%検出できるようなシグナチャ回路——逆2重化MISR——を提案する。同時に、3重誤り検出率も理論的に求める。逆2重化MISRという回路を説明する。この回路は、図4.6に示すように、2個のLFSRからなり、かつそれぞれのシフト方向が逆であるところに特徴がある。磁気テープシステムでは、逆方向のLFSRを設けて誤り訂正を行なっている例もある[13] 図4.6において、MISR_G/MISR_Hはそれぞれ m 次の多項式 $G(x)/H(x)$ に基づくLFSRであり、それぞれシグナチャ $SG(x)/SH(x)$ を生成する。4.2節の式(4-5)と同様、

$$SG(x) \equiv a_0(x) + xa_1(x) + \dots + x^{m-1}a_{m-1}(x) \pmod{G(x)} \quad (4-41)$$

となる。また、MISR_Hのシフト方向が逆であることより、次式が成立する。

$$SH(x) \equiv x^{m-1}a_0(x) + x^{m-2}a_1(x) + \dots + a_{m-1}(x) \pmod{H(x)} \quad (4-42)$$

4.2節と同様に、MISR_G/MISR_Hによる検査シンδροーム $YG(x)/YH(x)$ を次の通り定義する。

$$YG(x) \equiv e_0(x) + xe_1(x) + \dots + x^{m-1}e_{m-1}(x) \pmod{G(x)} \quad (4-43)$$

$$YH(x) \equiv x^{m-1}e_0(x) + x^{m-2}e_1(x) + \dots + e_{m-1}(x) \pmod{G(x)}$$

故障判定回路は、 $YG(x) = YH(x) = 0$ のとき誤りなし、 $YG(x) \neq 0$ または $YH(x) \neq 0$ のとき誤りありとみなす。




図 4.6 逆 2 重化 MISR 回路

4.4.2 H等価とその諸性質

入力検査パターン行列 A の成分に対し、H等価という性質を定義する。行列 A の 2 成分 a_{kl} 、 $a_{k'l'}$ が次の条件、

$$(条件 2) \quad k-l \equiv k'-l' \pmod{n} \quad (4-44)$$

を満たすとき、 a_{kl} 、 $a_{k'l'}$ は H等価であると定義する。また、 a_{kl} 、 $a_{k'l'}$ を H等価対と呼ぶ。ただし、 n は多項式 $H(x)$ の周期を表す。H等価対の例を図 4.7 に示す。

図 4.7 に示すように、H等価対は主対角線（左上から右下）の方向に存在している。




図 4.7 H等価対の例

図 4.4 で示した G 等価対の例および図 4.7 の H 等価対の例からも明らかなように行列 A の異なる 2 成分が、同時に G 等価かつ H 等価であることはない。

補題 4.1, 4.2, 4.3 において、G 等価を H 等価、(条件 1) を (条件 2) に置き換えても、補題は成立する。また、H 等価の関係を用いて誤り行列 E を第 $(m-1)$ へ縮退化させることを H 縮退化と呼び、このときの第 $(m-1)$ 行の多項式表現を $DH(X)$ と表す。補題 4.4 において、G 縮退化を H 縮退化、 $DG(X)$ を $DH(X)$ に置き換えても、補題は成立する。

4.4.3 原始多項式に基づく逆 2 重化 MISR の誤り検出率

最も基本的な逆 2 重化 MISR として、 $G(X)$, $H(X)$ が共に m 次の原始多項式の場合について考える。 $G(X)$, $H(X)$ の周期は共に $(2^m - 1)$ となり、符号長 $(2^m - 1)$ のハミング符号を生成する。入力検査パターンの長さを $(2^m - 1)$ として、以下逆 2 重化 MISR に対する単一、2 重、3 重ビット誤りの検出率を求める。

4.4.3.1 単一誤りが生じた場合

4.3.1.1 と同じ理由により、

$$YG(x) \neq 0 \pmod{G(x)}$$

$$YH(x) \neq 0 \pmod{G(x)}$$

となり，単一誤りを検出する。

4.4.3.2 2重誤りが生じた場合

4.3.1.2と同じ理由により， $YG(x)$ ， $YH(x)$ はそれぞれ0項または2項を含む。ただし，2成分 e_{k1} ， $e_{k'1}$ が同時に（条件1），（条件2）を満たすことはないから， $YG(x)$ ， $YH(x)$ の少なくとも一方は非零となる。よって，2重誤りをすべて検出する。

4.4.3.3 3重誤りが生じた場合

3重誤りを見逃す場合の数は， $YG(x)$ が $G(x)$ で割り切れて，かつ $YH(x)$ が $H(x)$ で割り切れる場合の数に等しい。 $YG(x) \equiv 0 \pmod{G(x)}$ となる確率は，4.3.1.3の式(4-30)より，

$$1/3 \times m^3 \times {}_n C_2 / {}_{mn} C_3 \quad (4-45)$$

である。また， $YH(x) \equiv 0 \pmod{H(x)}$ となる確率も，この式に等しい。よって，

$YG(x)=YH(x)=0$ となる確率は， $n=2^m-1$ と置いて，近似的に次式の通りとなる。

$$\{ 1/3 \times m^3 \times (2^{m-1}) C_2 / {}_m (2^{m-1}) C_3 \}^2 \quad (4-46)$$

4.4.3項のまとめとして，逆2重化MISRに用いる多項式 $G(x)$ ， $H(x)$ が共に原始多項式とした場合の，誤り検出率を表4.3にまとめる。

表 4.3 逆2重化MISRの誤り検出率， $G(x)$ ， $H(x)$ が共に原始多項式の場合

PD ₁	1
PD ₂	1
PD ₃	$1 - \{ 1/3 \times m^3 \times (2^{m-1}) C_2 / {}_m (2^{m-1}) C_3 \}^2$

4.4.4 拡大ハミング符号生成多項式に基づく逆2重化MISRの誤り検出率

$G(x)$ ， $H(x)$ がともに拡大ハミング符号を生成する多項式の場合について，逆2重化MISRの誤り検出率を求める。このとき， $G(x) = (1+x)G'(x)$ ， $H(x) = (1+x)H'(x)$ であり， $G'(x)$ ， $H'(x)$ はともに $(m-1)$ 次の原始多項式である。 $G(x)$ ，

$H'(x)$ の周期は、4.3.2 項と同じ理由により、 $(2^{m-1} - 1)$ である。以下、入力検査パターンの長さを $(2^{m-1} - 1)$ として、単一、2重ビット誤りの検出率を求める。

単一誤りが生じた場合は、4.3.2.1 と同じ理由により、これを検出する。

2重誤りが生じた場合は、4.4.2.2 と同じ理由により、これを検出する。

3重誤りが生じた場合は、4.3.2.3 と同じ理由により、これを検出する。

以上、逆2重化MISRの多項式 $G(x)$ 、 $H(x)$ として拡大ハミング符号生成多項式を選んだ場合、単一、2重、3重誤りをすべて検出する。

4.5 まとめ

本章では、まずMISRに対してシグナチャ $S(x)$ を定式化した。次に、G等価という考え方を提案し、2重ビット誤りの検出率を求めた。その結果、2重ビット誤り検出率が100%とならないことを示した。さらに、行列の縮退化という考え方を提案し、この考え方とハミング符号の重み3, 4の符号語数から、MISRの3, 4重誤り検出率を計算した。同時に、拡大ハミング符号生成多項式に基づくMISRの1~4重ビット誤り検出率を求め、2重ビット誤り検出率が100%とならないことを示した。

2重ビット誤り検出率を100%にする一つの方法として、逆2重化MISRというシグナチャ回路を提案した。この回路は、シフト方向が互いに逆方向である2組のMISRを用いる方法である。特に、拡大ハミング符号生成多項式に基づく逆2重化MISRを用いると、1~3重誤りをすべて検出できることを示した。

4.6 参考文献

- [1] T.W.Williams and K.P.Parker, "Design for testability - a survey,"
IEEE Trans. Comput., vol. C-31, no.1, pp. 2-15, Jan. 1982.
- [2] T.W.Williams, "VLSI testing," IEEE Computer, vol.17, no.10, pp.126-136, Oct.1984.
- [3] B.Könemann, J.Mucha and G.Zwiehoff, "Built-in test for complex digital integrated circuits," IEEE J. Solid-State Circuits, vol. SC-15, no.3, pp.315-319, June 1980.
- [4] J.E.Smith, "Measures of the effectiveness of fault signature analysis,"
IEEE Trans. Comput., vol. C-29, no.6, pp.510-514, June 1980.
- [5] E.J.McCluskey, "Built-in self-test techniques," IEEE Design & Test of Comput., vol. 2, no.2, pp.21-28, Apr.1985.
- [6] S.K.Jain and C.E.Stroud, "Built-in self testing of embedded memories,"
IEEE Design & Test of Comput., vol.3, no.5, pp.27-37, Oct.1986.
- [7] S.Z.Hassan and E.J.McCluskey, "Increased fault coverage through multiple signatures," Dig. FTCS-14, pp.354-359, June 1984.
- [8] 岩崎, 山口, 萩原, "LSI自己検査用シグナチャ回路の誤り検出率の解析と新回路方式の提案," 信学論(D), vol. J68-D, no.5, pp.1063-1070, 1985年5月.

- [9] K.Iwasaki,N.Yamaguchi and T.Nishimukai, "Analysis and proposal of signature circuit for LSI testing," Proc. ITC, pp.517-522, Sept.1987.
- [10] 嵩, 都倉, 岩垂, 稲垣, "符号理論" コロナ社, 1975年.
- [11] 宮川, 岩垂, 今井, "符号理論," 昭晃堂, 1973年.
- [12] W.W.Peterson and E.J.Weldon,Jr., "Error-correcting codes," 2nd Edition MIT Press,1972.
- [13] A.M.Patel, "Optimal rectangular code for high density magnetic tapes," IBM J.R&D, vol. 18, pp 579-588, Nov.1974.

第5章 リード・ソロモン符号に基づく多重シンボル誤り検出シグナチャ回路

5.1 まえがき

LSI 検査手法の一つとして、MISRを用いたシグナチャ検査法が使われている [1,2]。さらに、誤り検出率を向上させる方法がいくつか提案されている [3-5]。しかし、 d 重までの多重誤りを検出できるようなシグナチャ回路は見いだされていなかった。

前章では、MISRの1~4重ビット誤り検出率を求め、3重ビット誤りまでを検出できるシグナチャ回路を提案した。本章では、MISRに別の考え方を適用することにより、 d 重シンボル誤りを検出できるシグナチャ回路——多重化MISR——を提案する。提案するシグナチャ回路では、入力検査系列を $GF(2^m)$ 上のシンボルとみなし、リード・ソロモン符号が適用できることを利用する。前章で提案した逆2重化MISR方式は、リード・ソロモン符号に基づく多重化MISRの一つと一致することを示す。また、リード・ソロモン符号の重み分布から、単一および多重化MISRの多重シンボル誤り検出率を求める。さらに、提案する多重化MISRの32ビットマイクロプロセッサへの応用についても述べる [6,7]。

また、検査時間を削減する一つの方法として、ビット幅の圧縮をおこなうシグナチャ回路を提案する。このシグナチャ回路は、ランダム誤り訂正符号と多重化MISRに基づくものである。この方法は次のような場合に有効である。通常のシグナチャ回路は幅が m ビット、長さが n ビットのテストパターンを m ビットのシグナチャに圧縮する。一方、ある種のマイクロプロセッサでは幅が100ビット以上のマイクロプログラムを使っている。LSIの内部バスを利用した検査法 [8]という観点から見ると、シグナチャ回路のビット数は内部バスの幅と同じことが望ましい。このような応用では、マイクロプログラムROMの出力は、シグナチャ回路に、一度には、入力できない。この結果、テスト時間の増大を招いてしまう。そこで、ビット幅を圧縮した後、シグナチャ回路に入力すれば、この問題を解決できる。ビット幅を圧縮する一つの方法は、既に提案されている [9]。ここでは、より一般的なシグナチャ回路を提案する [6,10]。

5.2 d重シンボル誤り検出可能なシグナチャ回路の提案

5.2.1 LSI 検査モデル

第4章では、パターン圧縮器への入力パターンは2元の時系列として扱ってきた。一方、このパターンは、図5.1に示すように、ガロア体 $GF(2^m)$ 上のシンボルの系列と見なすこともできる。すなわち、次式のように考えることができる。

$$\mathbf{a}_k = (a_{0k}, a_{1k}, \dots, a_{m-1k}) \in GF(2^m) \quad (5-1)$$

入力検査パターンは次式のように表すことができる。

$$\begin{aligned} \mathbf{a}(x) &= \mathbf{a}_0 + \mathbf{a}_1 x + \dots + \mathbf{a}_{n-1} x^{n-1} \\ \mathbf{a}_k &\in GF(2^m) \end{aligned} \quad (5-2)$$

シンボル \mathbf{a}_k は検査パターン行列 A の k 番目の列を表す。このため、行列 A は次のように表すことができる。

$$A = (\mathbf{a}_0, \mathbf{a}_1, \dots, \mathbf{a}_{n-1}) \quad (5-3)$$

次に、図5.1の検査モデルに基づき、シグナチャ $S(x)$ を定式化する。まず、シグナチャ回路として第4章の図4.2で示されるような単一MISRについて考える。この回路は、 $(x - \alpha)$ 除算回路と見なすことができる[11]。ここで、 α は $GF(2^m)$ の原始元を表す。すなわち、単一MISRに基づくシグナチャ解析は、多項式 $\mathbf{a}(x)$ を $(x - \alpha)$ で割り算することと等しい。したがってシグナチャ $S(x)$ は、次のように計算される。

$$\begin{aligned} S(x) &\equiv \mathbf{a}(x) \pmod{(x - \alpha)} \\ &= \mathbf{a}(\alpha) \quad (\text{剰余定理による}) \end{aligned} \quad (5-4)$$

検査シンδροーム $Y(x)$ も同様に計算できる。誤り行列 E に対し、 k 番目の列を \mathbf{e}_k と表す。誤りパターンは、次のように表すことができる。

$$\begin{aligned} \mathbf{e}(x) &= \mathbf{e}_0 + \mathbf{e}_1 x + \dots + \mathbf{e}_{n-1} x^{n-1} \\ \mathbf{e}_k &\in GF(2^m) \end{aligned} \quad (5-5)$$

したがって、次式が成り立つ。




図 5.1 論理回路の検査モデル，検査パターンを $GF(2^m)$ 上のシンボルとみなしたとき

$$\begin{aligned}
 Y(x) &\equiv \mathbf{e}(x) \pmod{(x-\alpha)} \\
 &= \mathbf{e}(\alpha) \quad (\text{剰余定理による})
 \end{aligned}
 \tag{5-6}$$

5.2.2 d重化MISRの提案

式(5-4)をもう一度考える。この式は次式で定義されるリード・ソロモン符号のシンδροーム計算と等しい。

$$G(x) = (x - \alpha) \tag{5-7}$$

この符号のパリティシンボル数は1であり，最小シンボル距離は2である[11]。したがって，単一シンボル誤りは検出するが，2重以上のシンボル誤りは必ずしも検出できな

い。すなわち，単一シンボル誤り \mathbf{e}_j に対して，

$$\begin{aligned} Y(x) &\equiv \mathbf{e}_j x^j \pmod{(x-\alpha)} \\ &\neq 0 \pmod{(x-\alpha)} \end{aligned} \quad (5-8)$$

となり，この誤りを検出する。2重シンボル誤り $\mathbf{e}_j, \mathbf{e}_{j'}$ に対しては，

$$\begin{aligned} Y(x) &\equiv \mathbf{e}_j x^j + \mathbf{e}_{j'} x^{j'} \pmod{(x-\alpha)} \\ &\neq 0 \text{ または } \equiv 0 \pmod{(x-\alpha)} \end{aligned} \quad (5-9)$$

となり，これらの誤りは必ずしも検出されない。単一MISRが検出できない2重シンボル誤りの位置の例として，第4章のG等価対が挙げられる。誤り検出能力を高めるためには，最小シンボル距離が $d+1$ であるようなリード・ソロモン符号を用いればよい。次の補題が成立する。

[補題 5.1]

α を $\text{GF}(2^m)$ の原始元とする。次の d 個のMISR，すなわち $(x-\alpha^b)$ ， $(x-\alpha^{b+1})$ ， $\dots, (x-\alpha^{b+d-1})$ 除算回路をシグナチャ回路として用いるとき， d シンボルまでの誤りが検出される。

(証明)

次式を生成多項式とするリード・ソロモン符号の最小シンボル距離は $d+1$ である。

$$G(x) = (x-\alpha^b)(x-\alpha^{b+1}) \dots (x-\alpha^{b+d-1}) \quad (5-10)$$

したがって d シンボルまでの誤りが検出できる。

(証明終わり)

補題 5.1 で示されるような d 個のMISRの組を d 重化MISRと呼ぶ。 d 重化MISRに対し，シグナチャは次の d 組の式で表される。

$$\begin{aligned} S_b(x) &\equiv \mathbf{a}(x) \pmod{(x-\alpha^b)} \\ S_{b+1}(x) &\equiv \mathbf{a}(x) \pmod{(x-\alpha^{b+1})} \\ &\dots \\ S_{b+d-1}(x) &\equiv \mathbf{a}(x) \pmod{(x-\alpha^{b+d-1})} \end{aligned} \quad (5-11)$$

それぞれのシグナチャの計算は、 $(x-\alpha^b)$, $(x-\alpha^{b+1})$, $(x-\alpha^{b+d-1})$ 除算回路で実行される。

一例として、次式で表されるリード・ソロモン符号について考える。

$$G(x) = (x - \alpha^0)(x - \alpha) \quad (5-12)$$

このとき、検査シンドロームは次のようになる。

$$Y_0(x) \equiv \mathbf{e}(x) \pmod{(x - \alpha^0)} \quad (5-13)$$

$$Y_1(x) \equiv \mathbf{e}(x) \pmod{(x - \alpha)}$$

この符号の最小シンボル距離は3であるから、単一および2重シンボル誤りは検出できる。すなわち、次式が成立する。

$$(\mathbf{e}_j x^j \pmod{(x - \alpha^0)(x - \alpha)}) \neq 0 \quad (5-14)$$

$$(\mathbf{e}_j x^j + \mathbf{e}_{j'} x^{j'} \pmod{(x - \alpha^0)(x - \alpha)}) \neq 0$$

もう一つの例として、

$$G(x) = (x - \alpha^{-1})(x - \alpha) \quad (5-15)$$

を生成多項式としてもつリード・ソロモン符号を考える。この符号の最小シンボル距離は3である。このとき、シグナチャの計算は、 $(x - \alpha^{-1})$ および $(x - \alpha)$ 除算回路によっておこなわれる。この2つの除算回路は、シフト方向が互いに逆であり、第4章で提案した逆2重化MISRに等価となる。

さらに、誤り検出能力を高めるためには、次式で示されるような多項式を用いればよい。

$$G(x) = (x - \alpha^{-1})(x - \alpha^0)(x - \alpha^1)$$

$$G(x) = (x - \alpha^0)(x - \alpha^1)(x - \alpha^2)(x - \alpha^3) \quad (5-16)$$

……

式(5-16)の多項式で定義されるリード・ソロモン符号の最小シンボル距離は、それぞれ4, 5, ……である。したがって、それぞれ3, 4, ……重シンボル誤り検出シグナチャ回路として使用できる。

最小シンボル距離 $d + 1$ のリード・ソロモン符号に基づくMISRに対して、 $d + 1$ 重以

上のシンボル誤りの検出確率は、リード・ソロモン符号のシンボルに関する重み分布によって導かれる。リード・ソロモン符号は、最大距離分離符号であり、シンボル重みの分布公式は次式で表される [11]。

$$A_j = \sum_{h=0}^{j-1-(n-k)} \binom{n-k}{h} (-1)^h \binom{n-k-h}{j-h} q^{j-h-(n-k)} \quad (5-17)$$

長さ n の符号語に対し、 j 個のシンボル誤りが生じる場合の数は、 $\binom{n}{j} (q-1)^j$ であるので、 j 重シンボル誤りの検出確率 PD_j は次式の通りとなる。

$$PD_j = 1 - A_j / \binom{n}{j} (q-1)^j \quad (5-18)$$

例えば、 m 次の単一 MISR の 2 重シンボル誤り検出確率 PD_2 は、 $j=2$ 、 $n-k=1$ 、 $q=2^m$ を代して、次のように求められる。

$$PD_2 = 1 - 1 / (2^m - 1) \quad (5-19)$$

MISR の多重ビット誤り検出率は、リード・ソロモン符号の 2 元に関する重み分布に依存する。現在までのところ、リード・ソロモン符号の 2 元重み分布は、比較的簡単な生成多項式について解析がおこなわれている [15]。一般の場合については未解決の問題である。

以上、シグナチャ多項式と誤り検出能力の関係について表 5.1 にまとめる。

表 5.1 シグナチャ多項式と誤り検出率

シグナチャ多項式	誤り検出率							
	ランダム誤り				シンボル誤り			
	1	2	3	4	1	2	3	4
$(x-\alpha)$	1.0	*	*	*	1.0	***	***	***
$(x-\alpha^{-1})(x-\alpha)$	1.0	1.0	**	**	1.0	1.0	***	***
$(x-\alpha^{-1})(x-\alpha^0)(x-\alpha)$	1.0	1.0	1.0	**	1.0	1.0	1.0	***
$(x-\alpha^{-1})(x-\alpha^0)(x-\alpha)(x-\alpha^2)$	1.0	1.0	1.0	1.0	1.0	1.0	1.0	1.0

- * 本論文第 4 章で計算した
- ** リード・ソロモン符号の 2 元重み分布による
- *** リード・ソロモン符号のシンボル重み分布による。本章式 (5-17)(5-18) を用い計算できる







図 5.2 4 種類の MISR から成る シグナチャ回路の構成例
 α は $1 + x^4 + x^5 + x^6 + x^8 = 0$ の根

5.2.3 多重化MISRの例

以下に示される8次の原始多項式を考える。

$$G(x) = 1 + x^4 + x^5 + x^6 + x^8 \quad (5-20)$$

このとき、検査パターンは $GF(2^8)$ 上のシンボルとなる。図5.2(a)に $(x-\alpha)$ 除算回路を示す。この回路は通常MISR回路と等しい。 $(x-\alpha^{-1})$ 除算回路は、図5.2(b)に示されるように、 $(x-\alpha)$ 除算回路とシフト方向が逆のシフトレジスタとして構成される。これら2個のMISRがシグナチャ回路として用いられるならば、単一および2重シンボル誤りが検出できる。 $(x-\alpha^0)$ 除算回路は、図5.2(c)に示されるように、ビット位置毎の奇偶検査回路である。図5.2(a), (b), (c)で示される3個のMISRをシグナチャ回路として用いられるならば、単一、2重および3重シンボル誤りが検出できる。さらに、図5.2で示される4個のMISRをシグナチャ回路として用いるならば、4重シンボルまでの誤りが検出できる。

5.3 ビット幅圧縮シグナチャ回路の提案

5.3.1 検査モデル

この節では、図 5.3 で示されるような検査モデルについて考える。このモデルでは、幅 m ビット、長さ n ビットの検査パターンが、幅 r ビット、長さ n ビットの 2 元パターンに圧縮される。この圧縮されたパターンが多重化 MISR に入力される。ビット幅圧縮回路は、ランダム誤り訂正符号に基づいており [10, 16]、多重化 MISR は前節で提案したものである。




図 5.3 ビット幅圧縮をおこなうシグナチャ回路の検査モデル

タイムスロット k において、幅 m ビットのベクトル \mathbf{a}_k

$$\mathbf{a}_k = (a_{0k}, a_{1k}, \dots, a_{m-1k}) \quad (5-21)$$

は r ビットのベクトル $\mathbf{a}_k^\#$ に圧縮される。

$$\mathbf{a}_k^\# = (\mathbf{a}_{0k}^\#, \mathbf{a}_{1k}^\#, \dots, \mathbf{a}_{m-1k}^\#) \quad (5-22)$$

したがって、ビット幅圧縮回路の出力を多項式 $\mathbf{a}^\#(x)$ と表すとき、次式が成立する。

$$\begin{aligned} \mathbf{a}^\#(x) &= \mathbf{a}_0^\# + \mathbf{a}_1^\# x + \dots + \mathbf{a}_{n-1}^\# x^{n-1} \\ \mathbf{a}_k^\# &\in \text{GF}(2^r) \end{aligned} \quad (5-23)$$

ベクトル \mathbf{a}_k が単一ビット誤りを含む場合でも、ベクトル $\mathbf{a}_k^\#$ は r ビットまでの誤りを含むことがある。式(5-23)はシンボルの系列を表しており、多重化MISRが適用できる。検査パターンに含まれる誤りパターンを次式で表す。

$$\begin{aligned} \mathbf{e}^\#(x) &= \mathbf{e}_0^\# + \mathbf{e}_1^\# x + \dots + \mathbf{e}_{n-1}^\# x^{n-1} \\ \mathbf{e}_k^\# &\in \text{GF}(2^r) \end{aligned} \quad (5-24)$$

ここで、 $\mathbf{e}_k^\#$ はビット幅圧縮回路の出力に含まれる、タイムスロット k における、誤りパターンを表す。この検査モデルにおける検査シンδροームは、 $(d-1)$ 重化MISRを用いるとし、次のように表される。

$$\begin{aligned} Y_b(x) &\equiv \mathbf{e}^\#(x) \pmod{(x-\alpha^b)} \\ Y_{b+1}(x) &\equiv \mathbf{e}^\#(x) \pmod{(x-\alpha^{b+1})} \\ &\dots \\ Y_{b+d-2}(x) &\equiv \mathbf{e}^\#(x) \pmod{(x-\alpha^{b+d-2})} \end{aligned} \quad (5-25)$$

5.3.2 ビット幅圧縮シグナチャ回路の誤り検出率

符号長 m 、情報点数 $(m-r)$ の線形符号を考える。この符号のパリティ検査行列 H は次のように表される。

$$H = \begin{bmatrix} h_{00} & h_{01} & \dots & h_{0m-1} \\ h_{10} & & & \\ & & \dots & \\ h_{r-10} & & \dots & h_{r-1m-1} \end{bmatrix} \quad (5-26)$$

次式が成立するように、ビット幅圧縮回路を構成することができる。

$$\mathbf{a}_k^\# = \mathbf{a}_k H^T \quad (5-27)$$

ここで、 H^T は行列 H の転置行列を表す。すなわち、ビット幅圧縮回路は次式のように構成することができる。

$$\begin{aligned} a_{0k}^\# &= a_{0k} h_{00} \oplus a_{1k} h_{01} \oplus \cdots \oplus a_{m-1k} h_{0m-1} \\ &\cdots \\ a_{r-1k}^\# &= a_{0k} h_{r-10} \oplus a_{1k} h_{r-11} \oplus \cdots \oplus a_{m-1k} h_{r-1m-1} \end{aligned} \quad (5-28)$$

この場合、 $\mathbf{a}_k^\#$ は符号語 \mathbf{a}_k のシンδροームと考えることができる。式(5-26)のバリティ検査行列により生成される符号の最小ハミング距離を d とする。このとき、 \mathbf{a}_k に含まれる $(d-1)$ 個までのビット誤りが検出可能である。すなわち、 $\mathbf{e}_k^\#$ に含まれる 1 の数が $(d-1)$ 以下のとき次式が成り立つ。

$$\mathbf{e}_k^\# = \mathbf{e}_k H^T \neq 0 \quad (5-29)$$

式(5-25)(5-29)より次の補題が成り立つ。

[補題 5.2]

最小ハミング距離が d であるようなランダム誤り訂正符号に基づくビット幅圧縮回路と $(d-1)$ 重化 MISR からなるシグナチャ回路を考える。このシグナチャ回路は検査パターンに含まれる $(d-1)$ ビットまでの誤りを検出する。

(証明略)

5.3.3 ビット幅圧縮シグナチャ回路の構成例

一例として、ビット幅が 136 ビットであるようなマイクロプログラム ROM のシグナチャ解析を考える。単一および 2 重ビット誤りを検出するものとする。補題 5.2 より、ビット幅圧縮回路は、最小ハミング距離が 3 であるハミング符号に基づく必要がある。同時に 2 重化 MISR が必要である。このシグナチャ回路によって、2 重ビットまでの誤りを検出できる。

ビット幅圧縮回路は 136 ビット幅のパターンを 8 ビットにまで圧縮することができる。また、ハードウェアの面からは、式(5-26)のバリティ検査行列 H に含まれる 1 の総数

は少ないほうが望ましい。次の3通りの圧縮幅について考える。

(1) 8ビット幅への圧縮

パリティ検査行列Hは、255個の非零ベクトルから選ばれた136個の列ベクトルからなっている。重み1, 2, 3, 4の非零ベクトルは、それぞれ8, 28, 56, 70個存在する。重み1, 2, 3の非零ベクトルすべてと、重み4の非零ベクトル44個を選択する場合、機構化に必要な排他的論理和回路の総数は次式で表される。

$$1 \times 8 + 2 \times 28 + 3 \times 56 + 4 \times 44 - 8 = 400$$

(2) 16ビット幅への圧縮

重み1, 2の非零ベクトルは、それぞれ16, 120個存在する。これらをパリティ検査行列の列ベクトルとして選択すればよい。この場合、

$$1 \times 16 + 2 \times 120 - 16 = 240$$

個の排他的論理和回路が必要である。

(3) 32ビット幅への圧縮

重み1, 2の非零ベクトルは、それぞれ32, 1496個存在する。重み1の非零ベクトルと、重み2の非零ベクトルを104個選択する場合、機構化に必要な排他的論理和回路の総数は次式で表される。

$$1 \times 32 + 2 \times 104 - 32 = 208$$

それぞれの場合について、8ビット, 16ビットまたは32ビットの2重化MISRが必要である。シグナチャ回路を構成するために必要なゲート数の例を表5.2にまとめる。排他的論理和回路は2ゲートからなるものとし、MISRの一段は入力のパリティ検査行列の列ベクトルを含め10ゲートからなるものとして計算した。また、簡単化のため帰還用の排他的論理回路は無視した。表5.2に示されるように、ハードウェアの面からは16ビット幅への圧縮が望ましい。しかし、VLSIチップが32ビットの内部バスをもつ場合、32ビットへの圧縮が現実的である。いずれの圧縮幅を採用しても、圧縮しない場合に比べ、検査時間は大幅に短縮される。

表 5.2 ビット幅圧縮をおこなうシグナチャ回路の機構化に要するハードウェア量の例

圧縮幅	EOR回路数	MISRの次数	総ゲート数
8	400	8×2	960
16	240	16×2	800
32	208	32×2	1056
136 (圧縮しない)	0	136×2	2720

5.4 VLSI プロセッサ (32 ビット CPU) への応用

本章で提案した多重化 MISR を 32 ビット マイクロプロセッサ VLSI へ応用した。次の 3 種類の多項式を用いた。

- (1) 32 ビット 原始多項式
- (2) 32 ビット ファイヤ符号生成多項式
- (3) 8 ビット リード・ソロモン符号に基づく多重化 MISR
 - $(x - \alpha^{-1})$ 除算回路
 - $(x - \alpha^0)$ 除算回路
 - $(x - \alpha)$ 除算回路
 - $(x - \alpha^2)$ 除算回路

いずれの多項式に基づいてシグナチャ解析をおこなうかは、内部レジスタ (テストモードレジスタ) で指定される。このレジスタへは外部ピンの制御によりスキャン・インができる。多重誤りの検出をおこなうためには、複数回のシグナチャ解析が必要である。上記シグナチャ回路はチップ内のテストバスに接続されている。

図 5.4 に、VLSI のチップ写真を示す。総トランジスタ数は、約 73 万トランジスタである。このうちシグナチャ回路は約 2000 トランジスタ (0.27%) を占めるに過ぎない。なお、自動配置配線を用いたレイアウトをおこなっているため、どの部分がシグナチャ回路であるかの特定はできない。

なお、この VLSI は TRON (The Real-time Operating system Nucleus) アーキテクチャ [15] に基づく 32 ビット マイクロプロセッサである。




図 5.4 32 ビットマイクロプロセッサのチップ写真

5.5 まとめ

本章では、 d 重シンボル誤りを検出できるシグナチャ回路——多重化MISR——を提案した。提案したシグナチャ回路では、入力検査系列を $GF(2^m)$ 上のシンボルとみなし、リード・ソロモン符号を適用した。また、リード・ソロモン符号の重み分布から、単一および多重化MISRの多重シンボル誤り検出率を求めた。さらに、提案する多重化MISRの32ビットマイクロプロセッサへの応用についても述べた。

また、検査時間を削減する一つの方法として、ビット幅の圧縮をおこなうシグナチャ回路を提案した。このシグナチャ回路は、ランダム誤り訂正符号と多重化MISRに基づくものである。この方法は、水平形マイクロプログラムROMのシグナチャ検査などに有効である。ビット幅を圧縮する一つの方法は、既に提案されている。ここでは、より一般的なシグナチャ回路を提案した。

5.6 参考文献

- [1] T. W. Williams, "VLSI testing," IEEE Computer, vol. 17, no. 10, pp. 126-136, Oct. 1984.
- [2] S. K. Jain and C. E. Stroud, "Built-in self testing of embedded memories," IEEE Design & Test of Comput., vol. 3, no. 5, pp. 27-37, Oct. 1986.
- [3] S. Z. Hassan and E. J. McCluskey, "Increased fault coverage through multiple signatures," Dig. FTCS-14, pp. 354-359, June 1984.
- [4] W. C. Carter, "Improved parallel signature checkers/analyzers," Dig. FTCS-16, pp. 416-421, June 1986.
- [5] M. Karpovsky and P. Nagvajara, "Optimal time and space compression of test responses for VLSI devices," Proc. ITC, pp. 523-529, Sept. 1987.
- [6] K. Iwasaki, N. Yamaguchi and T. Nishimukai, "Analysis and proposal of signature circuit for LSI testing," Proc. ITC, pp. 517-522, Sept. 1987.
- [7] K. Iwasaki, "Analysis and proposal of signature circuits for LSI testing," to appear in IEEE Trans. CAD special issue on

testing, Jan. 1988.

- [8] N. Yamaguchi, T. Fuanbashi, K. Iwasaki, T. Shimura, Y. Hagiwara and K. Minorikawa, "A self-testing method for modular structured logic VLSIs," Int. conf. CAD, pp.99-101, U. S. A., Jan. 1984.
- [9] R. David, "Signature analysis for multiple-output circuits," IEEE Trans. Comput., vol. C-35, no. 9, pp. 830-837, Sept. 1986.
- [10] 岩崎, 荒川, 山口, 三科, "シグナチャ解析用回路の別の一案," 電子情報通信学会フォールト・トレラント・システム研究会, FTS87-3, 1987年5月.
- [11] W.W. Peterson and E. J. Weldon, Jr., "Error-correcting codes," 2nd Edition, MIT Press, 1972.
- [12] V. プレス, "符号理論," ワイリー・ジャパン社, 1984年.
- [13] T. Kasami and S. Lin, "The binary weight distribution of the extended $(2^m, 2^m-4)$ code of Reed-Solomon code over $GF(2^m)$ with generator polynomial $(x-\alpha)(x-\alpha^2)(x-\alpha^3)$," in Dig. First Colloquium on Coding Theory, USSR, Aug. 1986; also to appear in J. Linear Algebra & Its Appl.
- [14] 嵩, S. Lin, " $GF(2^m)$ 上の線形符号の2元重み分布について," 電子通信学会情報理論研究会, IT86-100, 1987年1月.
- [15] K. Sakamura, "Architecture of the TRON VLSI CPU," IEEE Micro, vol. 7, no. 2, pp. 17-31, Apr. 1987.

第6章 シグナチャ検査法のエイリアス確率と符号の重み分布

6.1 まえがき

LSI検査法の一つとして、シグナチャ検査法が提案され[1],応用されている[2]。シグナチャ検査法の一つの問題点は、エイリアス誤りである。すなわち、被検査回路の出力パターンに含まれる誤りを必ずしもすべては検出できない、ことである。本章では、シグナチャ解析におけるエイリアス確率（誤り見逃し率）、特に過渡的な性質を解析する。

単一入力シグナチャレジスタ（SISR: Single Input Signature Register）を用いたシグナチャ解析について、T. W. Williamsらは、マルコフ連鎖の確率過程とみなし、Z変換を用いてエイリアス誤りを解析した[3, 4]。そこでは、原始多項式と $(1+x^k)$ 多項式を比較し、漸近的なエイリアス確率はどちらも $1/2^k$ であることを示した。同時に、原始多項式に基づくシグナチャ回路の方が、収束が早いことを明らかにした。この功績により、1986年ITC（国際検査会議）論文賞を獲得した。また、A. Ivanovらは、線形変換の手法を用い、 $(1+x^k)$ 多項式について、SISRの正確なエイリアス確率を計算した[5]。原始多項式に基づく単一および多重化MISR[6]については、エイリアス誤りの過渡的な性質は知られていなかった。

本章では、リード・ソロモン符号の重み分布から、単一および多重化MISRのエイリアス誤りを解析する[7, 8]。その結果、単一および多重化MISRでは、エイリアス確率は選択する原始多項式に依存しないことを示す。同時に、SISRで見られるような変動[3]もないことを示す。これは、リード・ソロモン符号の重み分布が、短縮化した場合も含め、滑らかであるからと考えられる。

また、計算機により短縮化ハミング符号の重み分布を求め、SISRのエイリアス誤りの性質を示す。その結果、SISRのエイリアス確率については、選択する原始多項式によって、過渡的な性質が異なることを示す。また、T. W. Williams[3]とほぼ同様に、エイリアス確率に変動が見られることを確認した。これは、短縮化ハミング符号の重み分布が、滑らかでないからと考えられる。

一般に、符号の重み分布は、特定の符号あるいは特殊な符号長のみしか知られていない。リード・ソロモン符号は、短縮化した場合も含め、重み分布が知られている[9]。短縮化ハミング符号では、計算機を用いていくつかの計算がおこなわれている[10, 11]。

6.2 MISRのエイリアス確率とリード・ソロモン符号の重み分布

6.2.1 検査モデル

m入力MISRは、mビット入力の線形帰還シフトレジスタである。再度、例を図6.1に示す。多重化MISRでは、同じ原始多項式に基づく複数のMISR（除数が互いに異なる）が用いられる[6]。本章では、原始多項式に基づく単一および多重化MISRを扱う。




図 6.1 多入力シグナチャレジスタ (MISR) 回路

図 6.1 において、 $a_i(x)$ は、入力検査パターンのビット列を表す。一方、タイムスロット k における m ビット入力 \mathbf{a}_k は、第 5 章と同様、 $GF(2^m)$ 上のシンボルとみなせる。この時、長さ n の入力パターンを $\mathbf{a}(x)$ 、誤りパターンを $\mathbf{e}(x)$ とすると、それぞれ $GF(2^m)$ 上のシンボルを係数とする n 次の多項式で表される。すなわち、次式が成立する。

$$\begin{aligned} \mathbf{a}(x) &= \mathbf{a}_0 + \mathbf{a}_1 x + \cdots + \mathbf{a}_{n-1} x^{n-1} \\ \mathbf{e}(x) &= \mathbf{e}_0 + \mathbf{e}_1 x + \cdots + \mathbf{e}_{n-1} x^{n-1} \\ \mathbf{a}_k, \mathbf{e}_k &\in GF(2^m) \end{aligned} \tag{6-1}$$

シンボル誤りが発生する確率、すなわち $\mathbf{e}_k \neq 0$ である確率を p で表す。 $GF(2^m)$ には、 $2^m - 1$ 個の非零シンボルが存在する。それぞれの誤りパターンの発生確率は一律であると仮定する。このとき、各々の非零シンボルの発生確率は、 $p / (2^m - 1)$ となる。

6.2.2 MISRのエイリアス誤りとリード・ソロモン符号

原始多項式に基づく単一および d 重化 MISR に対して、シグナチャの計算はシンボル距離 $d + 1$ のリード・ソロモン符号のシンドローム計算に等しい [6]。シンボル距離 $d + 1$ のリード・ソロモン符号は、次の多項式で生成される。

$$G(x) = (x - \alpha^b)(x - \alpha^{b+1}) \dots (x - \alpha^{b+d-1}) \quad (6-2)$$

この多項式に基づく MISR のシグナチャ $S_b(x), S_{b+1}(x), \dots, S_{b+d-1}(x)$ は、次のように表される。

$$\begin{aligned} S_b(x) &\equiv \mathbf{a}(x) \pmod{(x - \alpha^b)} \\ S_{b+1}(x) &\equiv \mathbf{a}(x) \pmod{(x - \alpha^{b+1})} \\ &\dots \\ S_{b+d-1}(x) &\equiv \mathbf{a}(x) \pmod{(x - \alpha^{b+d-1})} \end{aligned} \quad (6-3)$$

ここで、 α は $GF(2^m)$ の原始元を表す。エイリアス誤りが生じる必要十分条件は、シグナチャ $S_0(x), S_1(x), \dots, S_{b+d-1}(x)$ がすべて期待値と一致するときである。すなわち、 $\mathbf{e}(x)$ が式 (6-2) で生成されるリード・ソロモン符号の符号語となる場合である。この条件は次式で表される。

$$\mathbf{e}(x) \equiv 0 \pmod{(x - \alpha^b)(x - \alpha^{b+1}) \dots (x - \alpha^{b+d-1})} \quad (6-4)$$

ここで、符号長 n のリード・ソロモン符号に含まれるシンボル重み j の符号語数を $A(n, j)$ と表す。このとき、 j 箇所にもシンボル誤りが発生して、これを見逃す確率は、

$$(p/2^m - 1)^j \times (1-p)^{n-j} \times A(n, j) \quad (6-5)$$

となる。よって、検査パターン長 n に対するエイリアス確率 $Pal(n)$ は、次式で表される。

$$Pal(n) = \sum_{j=2}^n A(n, j) (p/2^m - 1)^j (1-p)^{n-j} \quad (6-6)$$

リード・ソロモン符号は、最大距離分離符号として知られており、重み分布は、短縮化した場合も含め、次式で表される [9]。

$$A(n, j) = \sum_{h=0}^{j-1-(n-k)} \binom{j-1-(n-k)}{h} (-1)^h C_j(q^{j-h-(n-k)} - 1) \quad (6-7)$$

m 次の d 重化 MISR では、パリティシンボル数 (MISR の個数) が d であるから、 $(n-k) = d$ である。また、各シンボルは $GF(2^m)$ 上の元であるから、 $q = 2^m$ である。よって、式 (6-7) は次式のように表される。

$$\text{Pal}(n) = \sum_{j=d+1}^n \left\{ \sum_{h=0}^{j-1-d} \binom{j-1-d}{h} (-1)^h C_j(2^{m(j-h-d)} - 1) \right\} (p/2^m - 1)^j (1-p)^{n-j} \quad (6-8)$$

m 次の単一 MISR では、 $(n-k) = 1$ より、エイリアス確率 $\text{Pal}(n)$ は次式のように表される。

$$\text{Pal}(n) = \sum_{j=2}^n \left\{ \sum_{h=0}^{j-2} \binom{j-2}{h} (-1)^h C_j(2^{m(j-h-1)} - 1) \right\} (p/2^m - 1)^j (1-p)^{n-j} \quad (6-9)$$

式 (6-8) および (6-9) は、任意の原始多項式について成立する。したがって、単一および多重化 MISR のエイリアス確率は選択する原始多項式に依存しない。これは、リード・ソロモン符号の重み分布が選択する原始多項式に依存しないためである。

6.2.3 計算例

例として、8 次の原始多項式に基づく単一 MISR のエイリアス確率の計算例を、図 6.2 に示す。シンボルの誤り確率 $p = 0.8$ と $p = 0.2$ についてプロットした。最終的なエイリアス確率は $1/256$ へ収束している。SISR の場合のような、変動は見られない。




図 6.2 8 次の原始多項式に基づく単一MISRのエイリアス確率

8 次の原始多項式に基づく 2 重化 MISR のエイリアス確率の計算例を，図 6.3 に示す。漸近値は $(1 / 256)^2$ へ収束し，その値は MISR と異なる。しかし，過渡的性質すなわち滑らかに収束，は類似している。SISR の場合のような，振動は見られない。単一および多重化 MISR においてエイリアス確率に変動がみられないことは，リード・ソロモン符号の重み分布が，短縮した場合も含め，滑らかであることによる，と思われる。




図 6.3 8 次の原始多項式に基づく 2 重化MISRのエイリアス確率

誤り確率 $p = 0.8$ という値は、原理的には意味があるが、実用上は頻繁には生じないと考えて差しつかえない。例えば、8入力ANDゲートの出力に1固定故障が生じた場合、 $p = 255/256$ となる。LSI検査では、単一の故障により、上記のように p の値が大きくなることもあり、注意が必要である。しかし、一般の多入力多出力回路では、 p は比較的小さいと考えられる。

6.3 SISRのエイリアス確率と短縮化ハミング符号の重み分布

6.3.1 検査モデル

図 6.4 で示されるような，単一入力の線形帰還シフトレジスタ [3] を SISR と呼ぶ。本章では，原始多項式に基づく SISR を考える。




図 6.4 単一入力シグナチャレジスタ (SISR) 回路

この回路に対し，長さ n の入力検査パターンは，ビット時系列であり，n 次の多項式 $a(x)$ で表される。同様に，誤りパターン $e(x)$ も n 次の多項式で表される。このとき，次式が成立する。

$$\begin{aligned} a(x) &= a_0(x) + a_1(x)x + \cdots + a_{n-1}x^{n-1} \\ e(x) &= e_0(x) + e_1(x)x + \cdots + e_{n-1}x^{n-1} \end{aligned} \quad (6-10)$$

$a_k, e_k \in GF(2)$

また， $a(x)$ の各ビットにビット誤りが生じる確率，すなわち $e_k \neq 0$ である確率を p と表す。

6.3.2 SISRのエイリアス誤りと短縮化ハミング符号

原始多項式に基づく SISR に対し，シグナチャ $S(x)$ の計算は，短縮化ハミング符号のシンδροーム計算に等しく，次式が成立する [7]。

$$S(x) \equiv a(x) \pmod{G(x)} \quad (6-11)$$

エイリアス誤りが生じる必要十分条件は、 $S(x)$ が期待値と一致するときである。すなわち、誤りパターン $e(x)$ がハミング符号の符号語となる場合である。この条件は次式で表される。

$$e(x) \equiv 0 \pmod{G(x)} \quad (6-12)$$

ここで、 $A(n, j)$ を、長さ n の短縮化ハミング符号に含まれる 2 元重み j の符号語数とする。このとき、 j 箇所にビット誤りが発生して、これを見逃す確率は、

$$p^j \times (1-p)^{n-j} \times A(n, j) \quad (6-13)$$

となる。したがって、エイリアス確率 $\text{Pal}(n)$ は、次式で表される。

$$\text{Pal}(n) = \sum_{j=3}^n A(n, j) p^j (1-p)^{n-j} \quad (6-14)$$

$G(x)$ が原始多項式るとき、ハミング符号は重み 2 の符号語を含まないため、 $A(n, 2) = 0$ である。

短縮化ハミング符号に対しては、 $A(n, j)$ を求める一般的な代数手法は、現在までのところ、知られていない。計算機を用いて求めることはできるが、特に大きな n に対しては、工夫を要する [10, 11]。

6.3.3 計算例

2通りの原始多項式を例にとり、SISRのエイリアス確率を示す。エイリアス確率を計算するためには、式(6-14)でも示されるように、短縮化ハミング符号の重み分布を求める必要がある。このためには、MacWilliamsの等式[12]を用いることが有効である。MacWilliamsの等式を次式に示す。

$$\sum_{i=0}^n B(n, i) \times {}_i C_r = 2^{k-r} \sum_{j=0}^n A(n, j) \times {}_{n-j} C_{n-r} \times (-1)^j \quad (6-15)$$

ここで、 $B(n, i)$ は双対符号の重み分布を表す。この等式を用いると、まず双対符号の重み分布 $B(n, i)$ を求め、次いで元の符号の重み分布 $A(n, j)$ を計算することができる。特に、双対符号の重み分布が容易に求められるとき有効である。

n ビットに短縮化されたハミング符号の双対符号は、 n ビットに短縮化された最大長系列符号である [13]。 m 次の原始多項式が生成する最大長系列符号の符号語数は 2^m であ

り、元の短縮化されたハミング符号の符号語数 2^{n-m} よりもはるかに少ない。最大長系列符号の重み分布 $B(n, i)$ は、原始多項式が生成する最大長系列に含まれる、 n ビット長系列の重み分布として求められる。計算された $B(n, i)$ と MacWilliams の等式を用いて、短縮化ハミング符号の重み分布 $A(n, i)$ を求めた。

次の 2 通りの原始多項式を例にとり、エイリアス確率を計算した。結果を図 5.6 および図 5.7 に示す。 $p = 0.8$ と $p = 0.2$ についてプロットした。

$$G(x) = 1 + x^2 + x^4 + x^5 + x^6 + x^7 + x^8 \quad (6-16)$$

$$G(x) = 1 + x^4 + x^5 + x^6 + x^8$$




図 6.5 原始多項式 $G(x) = 1 + x^2 + x^4 + x^5 + x^6 + x^7 + x^8$ に基づく SISR のエイリアス確率




図 6.6 原始多項式 $G(x) = 1 + x^4 + x^5 + x^6 + x^8$ に基づく SISR のエイリアス確率

これらの図では、最終値は $1/256$ へ収束しているものの、T. W. Williams [3] と同じような変動が見られる。これは、短縮化ハミング符号では、符号の重み分布が滑らかでないから、と考えられる。また、選択する原始多項式によって、エイリアス誤りの過渡的性質が異なることがわかる。これは、短縮化ハミング符号では、符号毎に短縮化した場合の重み分布が異なるから、と考えられる。

6.4 まとめ

本章では、まず、リード・ソロモン符号の重み分布を利用して、単一および多重化MISR回路の誤り見逃し率（エイリアス確率）を解析した。その結果、MISRではエイリアス誤りは滑らかに収束する、ことを示した。すなわちSISRで見られるような変動はない。同時に、MISRおよび多重化MISRのエイリアス誤りは、選択する原始多項式に依存しないことを示した。

次に、SISRのエイリアス確率を解析した。この解析にあたっては、まずハミング符号の双対符号（最大長系列符号）の重み分布を、計算機を用いて求めた。さらに、MacWilliamsの等式により短縮化ハミング符号の重み分布を求め、SISRの解析をおこなった。その結果、SISRのエイリアス確率は、選択する多項式によって、異なることを確認した。T.W. Williamsの解析と同様に、エイリアス確率の過渡的振る舞いに変動があることを確認した。

6.5 参考文献

- [1] E. J. McCluskey, "Built-in self-test techniques," IEEE Design & Test of Comput., vol. 2, no. 2, pp. 21-28, Apr. 1985.
- [2] S. K. Jain and C. E. Stroud, "Built-in self testing of embedded memories," IEEE Design & Test of Comput., vol. 3, no. 5, pp. 27-37, Oct. 1986.
- [3] T. W. Williams, W. Daehn, M. Gruetzner and C. W. Starke, "Comparison of aliasing errors for primitive and non-primitive polynomials," Proc. ITC, pp. 282-288, Sept. 1986.
- [4] T. W. Williams, W. Daehn, M. Gruetzner and C. W. Starke, "Aliasing errors in signature register," IEEE Design & Test of Comput., vol. 4, no. 2, pp. 39-45, Apr. 1987.
- [5] A. Ivanov and V. Agarwal, "On a fast method to monitor the behaviour of signature analysis registers," Proc. ITC, pp. 645-655, Sept. 1987.
- [6] K. Iwasaki, N. Yamaguchi and T. Nishimukai, "Analysis and proposal of signature circuit for LSI testing," Proc. ITC, pp. 517-522, Sept. 1987.
- [7] 岩崎, 高木, "シグナチャの誤り検出率と符号の重み分布," 電子情報通信学会フ

ォールト・トレラント・システム研究会, FTS 87-19, 1987年11月.

- [8] K. Iwasaki, "Aliasing probabilities and weight distributions of several codes," submitted to FTCS, 1988.
- [9] W. W. Peterson and E. J. Weldon, Jr., "Error-correcting codes," 2nd Edition, MIT Press, 1972.
- [10] T. Fujiwara, T. Kasami, A. Kitai and S. Lin, "On the undetected error probability for shortened Hamming codes," IEEE Trans. Commun., vol. COM-33, no. 6, pp. 570-574, June 1985.
- [11] 藤原, 嵩, S. Lin, "イーサネットで用いられる短縮巡回ハミング符号の誤り検出能力," 信学論(A), vol. J69-A, no. 6, pp. 731-735, 1986年6月.
- [12] V.プレス, "符号理論," ワイリー・ジャパン社, 1984年.
- [13] 嵩, 都倉, 岩垂, 稲垣, "符号理論," コロナ社, 1975年.

第7章 結 論

ここで、本論文をまとめる。

第2章では、修正ハミング符号の2つの構成法について論じた。1つは、非零要素の総数が最小であるようなパリティ検査行列を持つ修正ハミング符号のうちで、3重誤りの誤訂正確率、4重誤りの見逃し確率が最小の符号に関する構成法である。特に実用性の高い(72,64)修正ハミング符号に対して、計算機を用いて、最適な符号を求めた。計算にあたっては、パリティ検査行列中でより重みの小さい列ベクトルが固定できることを利用し、調べるべき場合の数を減らした。

また、記憶データの上位ビットの誤り検出率を高くするような修正ハミング符号を構成した。まず、パリティ検査行列の性質を利用して、ビット位置毎の誤り検出率を定式化した。いくつかの符号長に対し、計算機を用いて、良好な符号を見いだした。また、特定ビットの誤り検出率と符号全体の誤り検出率はトレード・オフの関係にあることを示した。

第3章では、VLSIプロセッサに適したファイヤ符号およびバースト誤り訂正巡回符号の復号法を提案した。提案した復号法は、ハードウェアが比較的少なくてよい。また、短縮化前の符号長がレコード長よりも十分に長い——通常的应用では成り立つ——場合、復号時間の面でも、他の高速復号法と同程度まで高速化することができた。また、一部の設定値を変更することにより、種々の短縮化に対して使用できるという特徴も持つ。この性質は、マイコン周辺LSIのように1個のチップで複数のレコード長を扱う場合に適しており、ROMなどの規則論理素子で実現される。

さらに、提案した復号法を具体的にVLSIプロセッサへ適用した。適用した符号は32ビットファイヤ符号であり、適用したプロセッサはハードディスクコントローラVLSIである。このVLSIチップは、16ビットマイコン周辺LSIとして開発されたものである。提案した復号法を実行する誤り訂正部は、16ビットCRC機能および誤り訂正用マイクロプログラムを含め、約6700トランジスタとなった。これは、ハードディスクコントローラVLSIの約5%を占める。また、シリアルインターフェイスVLSIの設計法についても述べた。第4章はVLSIのシグナチャ検査法に関するものである。まず、MISR

第4章はVLSIのシグナチャ検査法に関するものである。まず、MISRに対してシグナチャ $S(x)$ を定式化した。次に、G等価という考え方を提案し、2重ビット誤りの検出率を求めた。その結果、2重ビット誤り検出率を求めた。その結果、2重ビット誤り検出率

が100%とならないことを示した。さらに、行列の縮退化という考え方を提案し、この考え方とハミング符号の重み3, 4の符号語数から、MISRの3, 4重ビット誤り検出率を計算した。同時に、拡大ハミング符号生成多項式に基づくMISRの1~4重ビット誤り検出率を求めた。

2重ビット誤り検出率を100%にする一つの方法として、逆2重化MISRというシグナチャ回路を提案した。この回路は、シフト方向が互いに逆方向である2組のMISRを用いる方法である。特に、拡大ハミング符号生成多項式に基づく逆2重化MISRを用いると、1~3重ビット誤りをすべて検出できることを示した。

第5章では、 d 重シンボル誤りを検出できるシグナチャ回路——多重化MISR——を提案した。提案したシグナチャ回路では、入力検査系列を $GF(2^m)$ 上のシンボルとみなし、リード・ソロモン符号を適用した。また、リード・ソロモン符号の重み分布から、単一および多重化MISRの多重シンボル誤り検出率を求めた。さらに、提案した多重化MISRの32ビットマイクロプロセッサへの応用についても述べた。

また、検査時間を削減する一つの方法として、ビット幅の圧縮をおこなうシグナチャ回路を提案した。このシグナチャ回路は、ランダム誤り訂正符号と多重化MISRに基づくものである。この方法は、水平形マイクロプログラムROMのシグナチャ検査などに有効である。

第6章では、まず、リード・ソロモン符号の重み分布を利用して、単一および多重化MISR回路の誤り見逃し率（エイリアス確率）を解析した。その結果、MISRではエイリアス誤りは滑らかに収束する、ことを示した。すなわちSISRで見られるような変動はない。同時に、MISRおよび多重化MISRのエイリアス誤りは、選択する原始多項式に依存しないことを示した。

次に、SISRのエイリアス確率を解析した。この解析にあたっては、まず双対符号（最大長系列符号）の重み分布を、計算機を用いて求めた。さらに、Mac Williamsの等式により短縮化ハミング符号の重み分布を求め、SISRの解析をおこなった。その結果、SISRのエイリアス確率は、選択する多項式によって、異なることを確認した。また、T. W. Williamsの解析と同様に、エイリアス確率の過渡的振る舞いに変動があることを確認した。

謝 辞

大阪大学基礎工学部嵩忠雄教授には、本研究をまとめるにあたり、懇切なるご指導ならびにご助言をいただき、また筆者が大阪大学基礎工学部および大学院に在学中より指導され、研究生生活の端緒に導かれました。ここに心からの感謝の意を表します。また、本研究をまとめるにあたりご助言と励ましをいただき、また在学中よりご指導賜った大阪大学基礎工学部藤澤俊男教授、都倉信樹教授、鳥居宏次教授、谷口健一教授に厚く感謝いたします。

本研究は、主として日立製作所中央研究所における研究業務の一環として担当したものであります。この間、本研究の機会を与えていただき、またご指導、ご鞭達いただいた久保征治博士（もと日立製作所中央研究所第7部長）、浅井彰二郎博士（日立製作所中央研究所ULSI総合研究センター長）、増原利明博士（日立製作所中央研究所ULSI総合研究センター第7部長）に心からお礼申し上げます。

本研究の過程で、電子情報通信学会フォールト・トレラント・システム研究会を通じてご指導賜った広島大学総合科学部樹下行三教授、明治大学工学部藤原秀雄助教授に深謝します。また、在学中より熱心なご討論をいただいた神戸商船大学計測工学教室山村三朗助教授に感謝します。

本論文の執筆にあたり江尻正員博士（日立製作所中央研究所主幹研究長）には懇切なご指導と激励をいただきました。また、本研究を進めるにあたり、日立製作所中央研究所西向井忠彦主任研究員、同萩原吉宗主任研究員、同山口昇主任研究員には有益な討論、ご協力をいただきました。さらには、16および32ビットマイクロプロセッサの設計にあたり、日立製作所武蔵工場御法川和夫主任技師、同稲吉秀夫主任技師、同上野達彰主任技師、同船橋恒男グループリーダー、日立製作所茂原工場妻鹿真幸技師には懇切なご指導をいただきました。これらの方々から感謝いたします。

本研究の遂行、本論文の執筆は、以上の方々をはじめとする関係各位の多くの方々により支えられてきました。ここに深甚なる感謝の意を表します。