



Title	伝送制御手順の記述と正当性の検証に関する研究
Author(s)	森, 將豪
Citation	大阪大学, 1981, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/32863">https://hdl.handle.net/11094/32863</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">https://www.library.osaka-u.ac.jp/thesis/#closed</a> 大阪大学の博士論文について

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名・(本籍)	森	将	豪
学位の種類	工	学	博 士
学位記番号	第	5327	号
学位授与の日付	昭和56年3月31日		
学位授与の要件	学位規則第5条第2項該当		
学位論文題目	<b>伝送制御手順の記述と正当性の検証に関する研究</b>		
論文審査委員	(主査) 教授 嵩 忠雄 (副査) 教授 田中 幸吉 教授 藤澤 俊男 教授 高島 堅助 教授 都倉 信樹		

### 論文内容の要旨

複数のプロセスが非同期的に動作する並行処理系では、その形式的記述と共に、所期の性質が成立しているか否かの組織的な判定法の考案、開発が重要な課題の一つである。

本論文は、並行処理系の一つである伝送制御手順（プロトコル）の記述と正当性の検証に関する研究をまとめたものである。

タイムペトリネットを用いてプロトコルを記述する場合、検証の問題はプロトコルを表現したタイムペトリネットにおいて到達可能性またはそれと類似の問題となる。本論文では、まずタイムペトリネットに関する判定問題について新しい結果を示した。次いで、プロトコルの正当性の検証に関する幾つかの判定問題が決定可能であるための十分条件を示した。

プレスブルガ配列式を用いてプロトコルを記述する方法では、その正当性の検証を不变式の証明の立場から形式的に議論している。従来、具体例による直観的な取扱いしかなされていなかったプロトコルに関する不变式の検証について、妥当な条件の下に不变式の真偽判定が決定可能なクラスの論理式の真偽判定の問題に帰着できることを示すと共に、代表的なプロトコルについて例証している。

代数的仕様記述法を用いる方法に関しては、それがプロトコルの仕様を厳密に記述し、種々の性質を検証するための有効な記述法の一つであることをハイレベルデータリンク制御（HDLC）手順を例にとり示している。すなわち、HDLC手順の仕様が公理系として簡潔に、矛盾がなく、かつ、不足なく記述され、その記述から仕様を実現する順序機械がごく自然に構成されること、更に、代数的に記述されたHDLC手順の検証が同じ代数的記述の枠組の中で定式化できることを示している。

## 論文の審査結果の要旨

本論文は、並行処理系とくに伝送制御手順の形式的記述と正当性の検証に関する研究成果をまとめたものである。まずタイムペトリネットの基本的性質を解明し、有界性、被覆可能性、到達可能性問題などが一般に決定不能であることを示すと共に、並行処理系の検証に関するいくつかの判定問題が決定可能となるための十分条件を示している。ついで伝送制御手順に関する不变式の検証が、適当な条件の下に、配列変数を含み限定作用素を含まないプレスブルが論理式の真偽判定問題に帰着され、従って決定可能となることを示すと共に、ステニングの伝送制御手順について例証している。一方、制御手順が進行するか否かの判定問題は、一般に決定不能であることを示している。更に代数的仕様記述法による伝送制御手順の記述に関して、ハイレベルデータリンク制御手順をこの記述法を用いて簡潔に公理系として記述すると共に、その記述が矛盾を含まずかつ不足なく記述されていることを証明し、ついで記述から仕様を実現する順序機械が容易に構成でき、また手順の検証が同じ代数的記述の枠組の中で定式化できることを示している。

これらの成果は、情報工学に新しい知見を与えるものであり、学位論文として価値あるものと認められる。