



Title	高速・高性能ランダムアクセスメモリとデバイス特性との関連に関する基礎的研究
Author(s)	下西, 和博
Citation	大阪大学, 1983, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/33801
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 ＜a href="https://www.library.osaka-u.ac.jp/thesis/#closed">https://www.library.osaka-u.ac.jp/thesis/#closed >大阪大学の博士論文についてをご参照ください。

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名・(本籍)	しも 下	とり 西	かず 和	ひろ 博
学位の種類	工	学	博	士
学位記番号	第	6 2 0 3	号	
学位授与の日付	昭和 58 年 10 月 31 日			
学位授与の要件	学位規則第 5 条第 2 項該当			
学位論文題目	高速・高性能ランダムアクセスメモリとデバイス特性との関連に関する基礎的研究			
論文審査委員	(主査)			
	教授 寺田 浩詔			
	教授 中井 順吉	教授 滑川 敏彦	教授 小山 次郎	

論文内容の要旨

本論文は、高速・高性能 MOS ランダムアクセスメモリ (以下、MOSRAM) とその基本素子となる MOST ランジスタ (以下 MOST) 特性との関連に関する基礎的研究の成果をまとめたもので、6 章からなっている。

第 1 章では、ダイナミック形 MOSRAM の高速・高性能化の研究の歴史的経緯を述べ、高速・高性能化のための問題点を指摘して、本研究の目的と意義を明らかにしている。

第 2 章では、MOSRAM の高速・高性能化のために、従来用いられてきた MOST の比例縮小則を再検討し、外因性並びに内因性の諸要因を考慮すべきことを明らかにし、修正された比例縮小則を導出している。又、MOSRAM のアクセス時間と消費電力を規定する関係式を示し、高速・低消費電力化の要因を抽出している。これらの検討から、内因性の要因として、MOST の高利得化としきい値電圧の低下が重要であること、並びに外因性の要因として、寄生時定数の減少と電源電圧の考慮が必要であることを明確にしている。

第 3 章では、二重拡散自己整合 (以下 DSA) MOST 技術で実現した高利得 MOS トランジスタを 4K ビットダイナミック MOSRAM 及び 4K ビットスタティック MOSRAM に適用し、それぞれ 60 ns と 50 ns のアクセス時間を達成できたことを示している。特に 4K ビットダイナミック MOSRAM では、1 ビット当たりのアクセス時間と消費電力との積が、同一設計基準の NMOST によるものに比較して、約 60% まで低減され、MOST の高利得化が MOSRAM の高性能化に顕著な効果を示すことを実証している。

第 4 章では、微細化による大容量化の指針を与えるために、前章で扱った 4K ビットスタティック MO

S R A Mの比例縮小に関する基礎的検討を進め、比例縮小したMOS Tにおける寄生C R時定数のアクセス時間、消費電力への影響を考察し、縮小の効果と関連する諸問題を解明している。特に、縮小されたMOS TがダイナミックMOS R A Mの電源電圧、しきい値電圧に与える制限因子を明確化し、修正した縮小則を用いて、7 V系64KビットダイナミックMOS R A Mの特性を予測したうえで実際にチップを試作して実験的検証を行い、本手法の有効性を明らかにしている。

第5章では、以上の検討結果を基礎として、工学応用上さらに重要な意義をもつ5 V単一電源動作の可能な64KビットダイナミックMOS R A Mの実用化に関する基礎的検討を進め、実用化に成功したことを述べている。単一の低電源電圧の制約下において、新たに発生した問題点を、メモリセルに最大電圧を書き込めるよう改良された自己整合形のデプレッションセルの導入、ビット線を中間電圧にプリチャージする手法の採用並びに基板電圧をL S Iチップ内部で発生する方法等数々の新しい回路上の着想を導入して解決し、これらの成果を64KビットダイナミックMOS R A Mに適用して、実用化を可能としたことを述べている。

第6章では、各章で得られた研究成果を概括し、本研究の新規性をとりまとめ、研究目標の達成範囲と研究成果の有効性を述べている。

論文の審査結果の要旨

情報処理装置の高速・高性能化に伴い、高速・高性能且つ大容量のMOS R A Mに対する要求は増々増大しつつある。本論文は、このような状況のもとで、MOS Tの特性向上並びにそのMOS R A Mの性能改善への適用に関して、多くの新しい知見を得ているが、その主なものは、次のように要約される。

- (1) MOS R A Mの高速化・低消費電力化に関する諸要因を、アクセス時間並びに消費電力を規定する関係式を提唱して、明確化している。
- (2) ダイナミックMOS R A Mに適用可能な二重拡散自己整合MOS Tを提案し、その静・動特性を解析的に解明した。又、この二重拡散自己整合MOS Tを4KビットダイナミックMOS R A Mに適用し、1ビット当たりの電力遅延時間積が同一設計基準の在来形N MOS Tによるものの1/1.7に減少できることを実証し、提案した関係式の正当性を明らかにしている。
- (3) 微細構造のMOS Tを実現するための比例縮小則を修正し、ダイナミックMOS R A Mに適用しうる電源電圧の設定法並びにMOS Tのしきい値電圧の決定法に関する新しい設計手法の基礎を確立した。又、3 μ m設計基準の64KビットダイナミックMOS R A Mにこの設計手法を適用しその有用性を実証している。
- (4) 5 V単一電源64KビットダイナミックMOS R A Mの高速化・高性能化を図るために、新規に自己整合形のディプレッションセルを考案しさらに新規の回路方式により100%の電荷利用率を得ることに成功し、工学的応用上の重要な成果を得ている。

以上のように本論文は、高速・高性能のMOS R A Mに関する多くの重要な新知見を含み、集積回路

工学並びに情報処理技術に寄与する所が大きい。よって本論文は博士論文として価値あるものと認める。