

Title	PROLOG処理系の実現方式に関する研究
Author(s)	碓崎, 賢一
Citation	大阪大学, 1993, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/38263
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉 大阪大学の博士論文について 〈/a〉 をご参照ください。

Osaka University Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏 名 かき 花 ざき 崎 けん 賢 いち 一

博士の専攻分野の名称 博 士 (工 学)

学 位 記 番 号 第 1 0 5 6 9 号

学 位 授 与 年 月 日 平 成 5 年 3 月 16 日

学 位 授 与 の 要 件 学 位 規 則 第 4 条 第 2 項 該 当

学 位 論 文 名 PROLOG処理系の実現方式に関する研究

論 文 審 査 委 員 (主査)
教 授 豊 田 順 一

(副査)
教 授 首 藤 勝 教 授 北 橋 忠 宏 教 授 溝 口 理 一 郎

論 文 内 容 の 要 旨

本論文は、PROLOG処理系の処理速度、メモリ効率、表現能力を向上させることに主眼をおき、最近広く利用されているRISC (Reduced Instruction Set Computer) への実装を前提とした実現方式に関する研究内容をまとめたものである。提案方式は、(1)メモリアクセス頻度を低減する、(2)分岐処理を低減する、(3)パイプラインの空きを有効に利用するなどの、RISCアーキテクチャの高速性を効果的に引き出す実現方式となっている。

第1章では、本研究の目的および意義について述べ、第2章では、従来のPROLOG処理系に関する研究について概説した。

第3章では、PROLOGコンパイラの最適化方式について述べた。最適化方式としては、(1)PROLOG処理系の基本的な実現方式であるWAM (Warren Abstract Machine) の抽象命令の特殊化と複合化による最適化、(2)出力モードの単一化処理の最適化、(3)非決定性処理の除去による最適化の各方式を提案した。提案方式のappend/3述語による評価では、従来のWAMによるコンパイルコードに対して約4倍の処理速度の向上が得られ、58MIPSのRISCワークステーション上では3.3MLIPSの高い処理速度が得られることを示した。また、RISCは汎用プロセッサであるにも関わらず、1推論あたりのマシンサイクル数が15~20程度と、PROLOG専用機が実行に要する以下の、少ないマシンサイクルで効率良く処理を行えることを示した。

第4章では、PROLOGインタプリタの最適化方式について述べた。最適化方式としては、(1)インデキシング、(2)変数操作の最適化、(3)選択点生成の抑制、(4)環境生成の抑制といったコンパイラに用いられている4種類の最適化方式をインタプリタの実現方式に取り込む方式を提案し、コンパイラと同様な処理速度とメモリ効率の向上をはかっている。また、メモリ効率と処理速度を向上させるメモリ操作方式として構造参照法を提案し、評価によりその有効性を示した。これらの最適化方式を採用したPROLOGインタプリタの評価では、従来方式のインタプリタの4倍の処理速度と大幅なメモリ効率の向上が得られ、インタプリタでありながら、22MIPSのワークステーション上で62KLIPSの高い処理速度を実現できることを示した。

第5章では、動的CDRコーディング方式について述べた。この章では、WAMの実現方式の特徴を効果的に利用して、リストを配列状に圧縮表現することにより、メモリ効率を2倍に高める方式を提案した。提案方式は、CDRコーディングの可能性を動的に検査するために、CDRコーディングの成功率を大幅に向上できるという特長がある。また、従来のCDRコーディング方式は非常にオーバーヘッドが大きいという問題があったが、RISCプロセッサ

のパイプラインの遅延スロットを効果的に利用することによって、オーバーヘッドを8%程度に抑える方式を提案しており、汎用のプロセッサでも効率よく実装できることを示した。さらに、CDRコーディングによってワーキングセットが縮小されることにより、使用するデータ量が大きくなってもキャッシュのヒットミスが増加せず、従来の方式に比べて高い性能を維持できることを示した。

第6章では、PROLOGの宣言的な表現能力をさらに高める制約評価方式について述べた。変数に付加された制約を管理するために、制約情報セルと呼ぶデータ構造を用いる方式を提案し、評価によって制約操作のオーバーヘッドが4%程度に抑えられることを示した。制約評価方式を導入したPROLOGでは、変数の具体化と条件検査の順序に制限がないために、ゴールの実行順序を気にせず、より宣言的にプログラムを記述できるようになるという利点がある。また、指定した制約条件の下で解を探索し、変数が具体化された時点ですぐに条件の検査を行う処理が可能になるために、生成検査法で生じる探索空間の爆発を防ぐことができ、12Queensによる評価では処理速度を7,800倍ほど向上できることを示した。

第7章では、本研究で得られた主な成果をまとめ、今後の課題について検討した。

論文審査の結果の要旨

本論文は、PROLOG処理系の処理速度、メモリ効率、表現能力を向上させることに主眼をおき、最近広く利用されているRISC (Reduced Instruction Set computer) への実装を前提として、(1)コンパイラの最適化、(2)インタプリタの最適化、(3)動的CDRコーディング、(4)言語の表現能力の拡張の4つの処理方式に対して行った研究内容をまとめたものである。本研究に基づく提案方式は、(1)メモリアクセス頻度を低減する、(2)分岐処理を低減する、(3)パイプラインの空きを有効に利用するなどの、RISCアーキテクチャの高速性を効果的に引き出す実現方式となっている。

PROLOGコンパイラの最適化方式に関する研究では、PROLOG処理系の基本的な実現方式であるWAM (Warren Abstract Machine) の抽象命令セットの機能構成と、PROLOGの大きな特徴である単一化処理と後戻り処理に着目し、(1)抽象命令の特殊化と複合化による最適化、(2)出力モードの単一化処理の最適化、(3)非決定性処理の除去による最適化の各方式を提案し、評価によりその特性と効果を明らかにしている。提案方式のappend/3述語による評価では、従来のWAMによるコンパイルコードに対して約4倍の処理速度の向上が得られ、58MIPSのRISCワークステーション上では3.3MLIPSの高い処理速度が得られることを明らかにしている。また、実現対象であるRISCは汎用プロセッサであるにも関わらず、1推論あたりのマシンサイクル数が15~20程度と、従来のPROLOG専用機が実行に要する以下の、少ないマシンサイクルで効率良く処理を行えることを明らかにしている。

PROLOGインタプリタの最適化方式に関する研究では、(1)インデキシング、(2)変数操作の最適化、(3)選択点生成の抑制、(4)環境生成の抑制といったコンパイラに用いられている4種類の最適化方式をインタプリタの実現方式に取り込む方式を提案することによって、コンパイラと同様な処理速度とメモリ効率の向上をはかっている。また、メモリ効率と処理速度を向上させる構造参照法と呼ぶメモリ操作方式を提案し、評価によりその有効性を明らかにしている。これらの最適化方式を採用したPROLOGインタプリタの評価では、従来方式のインタプリタの4倍の処理速度と大幅なメモリ効率の向上が得られ、インタプリタでありながら、22MIPSのワークステーション上で62KLIPSの高い処理速度を実現できることを明らかにしている。

動的CDRコーディング方式の研究では、PROLOGでリストが多用されることに着目し、リストを配列状に圧縮表現することにより、メモリ効率を2倍に高める方式を提案している。提案方式は、CDRコーディングの可能性を動的に検査するために、CDRコーディングの成功率を大幅に向上できるという特長がある。また、従来のCDRコーディング方式は非常にオーバーヘッドが大きいという問題があったが、RISCプロセッサのパイプラインの遅延スロットを効果的に利用することによって、オーバーヘッドを8%程度に抑える方式を提案しており、汎用のプロセッサでも効率よく実装できることを明らかにしている。さらに、CDRコーディングによってワーキングセットが縮小されることにより、使用するデータ量が大きくなってもキャッシュのヒットミスが増加せず、従来の方式に比べ

て高い性能を維持でき、最高で40%ほど性能が高い点が得られることを明らかにしている。

言語の表現能力の拡張に関する研究では、PROLOGの宣言的なプログラミング機能をさらに高める制約評価方式に関する研究を行っている。変数に付加された制約を管理するために、制約情報セルと呼ぶデータ構造を用いる方式を提案し、評価によって制約操作のオーバーヘッドが4%程度に抑えられることを明らかにしている。制約評価方式を導入したPROLOGでは、変数の具体化と条件の検査の順序に制限がないために、実行順序を気にせずに、より宣言的にプログラムを記述できるようになるという利点がある。また、指定した制約条件の下で解を探索し、変数が具体化された時点ですぐに条件の検査を行うような処理が可能になるために、生成検査法で生じるような探索空間の爆発を防ぎ、12Queensによる評価ではプログラムの処理速度を7,800倍ほど向上できることを明らかにしている。

以上のように本論文は情報工学研究の基本的ツールであるPROLOG処理系の性能向上に対する具体的な指針を示しているので、情報工学、特に知識情報処理の発展に寄与する所が大きい。よって本論文は博士論文として価値あるものと認める。