



Title	デジタル・アナログ変換集積回路の高性能化に関する研究
Author(s)	三木, 隆博
Citation	大阪大学, 1994, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/39219
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 https://www.library.osaka-u.ac.jp/thesis/#closed 大阪大学の博士論文について

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏 名	三 木 隆 博
博士の専攻分野の名称	博 士 (工 学)
学 位 記 番 号	第 1 1 6 1 8 号
学 位 授 与 年 月 日	平成 6 年 12 月 22 日
学 位 授 与 の 要 件	学位規則第4条第2項該当
学 位 論 文 名	ディジタル・アナログ変換集積回路の高性能化に関する研究
論 文 審 査 委 員	(主査) 教授 白川 功 教授 児玉 慎三 教授 寺田 浩詔 教授 西原 浩

論 文 内 容 の 要 旨

本論文は、ディジタル・アナログ変換集積回路の高性能化に関する研究をまとめたもので、本文6章より構成されている。

第1章では、近年の電子機器におけるディジタル・アナログ変換集積回路の役割と、これまでの研究成果および課題を明らかにし、合わせて本研究の目的と位置づけを述べている。

第2章では、電流加算型ディジタル・アナログ変換集積回路の精度を決める要因について考察し、その改善方法を示している。まず電流源の出力抵抗による誤差を解析し、出力抵抗の許容範囲を明らかにしている。次に、電流源出力の不均一性による誤差の低減手法として「対称スイッチング」および「階層対称スイッチング」を提案し、その効果を定量化している。

第3章では、電流加算型ディジタル・アナログ変換集積回路の変換速度を決める要因を明らかにし、合わせて変換速度を改善する方法を考察している。まず電流源回路の過渡応答を解析し、速度の改善方法やオーバーシュートを抑制する方法を考察している。次に、電流源アレーの高速制御に有効なデコーダの回路方式を検討し、その効果を考察している。最後に、低電源電圧下で高速動作する新構造の電流源回路を提案し、その有効性を確認している。

第4章では、アナログ・ディジタル変換集積回路に内蔵されているディジタル・アナログ変換部について、性能の改善方法を検討している。まず BiCMOS 直並列型アナログ・ディジタル変換集積回路のディジタル・アナログ変換部について、従来方式の問題点を示すと共に、「エミッタ減算方式」を提案し、その有効性を示している。次に CMOS 直並列型アナログ・ディジタル変換集積回路のディジタル・アナログ変換部の出力過渡変動を解析し、ディジタル・アナログ変換部の最適化について検討している。

第5章では、2章、3章、4章で述べた高性能化技術を実際のディジタル・アナログ変換集積回路やアナログ・ディジタル変換集積回路に内蔵されるディジタル・アナログ変換部に適用して設計試作し、その性能改善効果について評価している。

第6章では、本研究で得られた成果をまとめ、本論文の結論としている。

論文審査の結果の要旨

高品位テレビ、高精彩グラフィック端末など今後の映像・画像機器の発展には、大規模ディジタル回路との1チップ化が可能な高性能ディジタル・アナログ変換集積回路が必須である。しかし、従来は、1チップ化を可能とするディジタル・アナログ変換集積回路に関し、基礎的な研究や技術開発が十分ではなく、上記の応用分野に適用できるものが実現されていなかった。本論文は、このようなディジタル・アナログ変換集積回路の実現に必要な高性能化技術に関する一連の研究をまとめたもので、主な成果は以下のとおりである。

- (1) 電流加算型ディジタル・アナログ変換集積回路における、電流源の出力抵抗による誤差を解析し、出力抵抗の許容範囲を明らかにし、さらに、電流源の出力不均一性による誤差を低減化する手法として「対称スイッチング」および「階層対称スイッチング」を提案し、誤差の低減化を実現している。
- (2) 電流加算型ディジタル・アナログ変換集積回路における、電流源の過渡応答を解析し、速度の改善方法やオーバーシュートを抑制する方法を考察している。さらに、電流源の高速制御に有効なデコーダの回路方式および低電源電圧下で高速動作する新構造の電流源回路を考案し、その高性能化を実現している。
- (3) BiCMOS 直並列型アナログ・ディジタル変換集積回路のディジタル・アナログ変換部について、従来方式の問題点を示すと共に、「エミッタ減算方式」を提案し、その有効性を確認している。さらに CMOS 直並列型アナログ・ディジタル変換集積回路のディジタル・アナログ変換部の出力過渡変動を解析し、ディジタル・アナログ変換部の最適化手法を明らかにしている。
- (4) 上記の各種高性能化技術をディジタル・アナログ変換集積回路やアナログ・ディジタル変換集積回路に内蔵されるディジタル・アナログ変換部に適用して設計試作し、所望の高速化、高精度化が実際に得られていることを確認している。

以上のように、本論文は、ディジタル・アナログ変換集積回路の高性能化を実現するうえで多くの有用な知見を得ており、電子工学の発展に寄与するところが大きい。よって本論文は博士論文として価値あるものと認める。