



Title	バイポーラトランジスタを用いた超高速集積回路設計法に関する研究
Author(s)	市野, 晴彦
Citation	大阪大学, 1994, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/39252">https://hdl.handle.net/11094/39252</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">＜a href="https://www.library.osaka-u.ac.jp/thesis/#closed"&gt;https://www.library.osaka-u.ac.jp/thesis/#closed</a> >大阪大学の博士論文について</a>をご参照ください。

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏 名	いちの野 晴彦
博士の専攻分野の名称	博 士 ( 工 学 )
学 位 記 番 号	第 1 1 4 9 8 号
学 位 授 与 年 月 日	平 成 6 年 6 月 3 0 日
学 位 授 与 の 要 件	学位規則第4条第2項該当
学 位 論 文 名	バイポーラトランジスタを用いた超高速集積回路設計法に関する研究
論 文 審 査 委 員	(主査) 教 授 樹 下 行 三  教 授 一 岡 芳 樹    教 授 中 島 信 一    教 授 岩 崎 裕

## 論 文 内 容 の 要 旨

本論文は、バイポーラデバイスの持つ特徴である高速性能を最大限に引き出す設計技術として Gbit/s 動作 GHz 動作の超高速通信用集積回路の設計技術の確率を目的とした高速化設計技術、高速化回路構成法および超高速通信の応用回路について検討を行った研究成果をまとめたものであり、8章から構成されている。

第1章は序論であり、本研究の背景と目的ならびに論文の構成について述べている。

第2章では、デジタル回路の基本であるデータフリップフロップの動作周波数をトランジスタパラメータと回路定数の関数として導出し、その解析式から高速化のためのトランジスタおよび回路の設計指針を確立し、実験により解析式の有効性と高速化指針の妥当性を検証している。

第3章では、微細化高速トランジスタの高精度 CAD モデルの検討を行い、カーク効果とエミッタクラウディング効果を表現するために Gummel - Poon 型2分割モデルを提案し、トランジスタ特性と回路特性のすべてにおいて実測値と良好な一致が得られることを示している。

第4章では、超広帯域増幅回路構成法として、ミラー容量およびコレクタ時定数を抑制し、帯域時定数をトランジスタのイントリンシックな時定数まで小さく出来る新しい並列帰還型回路構成を提案し、帯域が従来の2~3倍になることを実験で確認し、本構成法の有効性を検証している。

第5章では、Gbit/s 領域で動作する超高速集積回路のインターフェースとして、コレクタ出力形式による新しい回路構成法を提案している。従来の構成法に比較して高速化において1.6 倍の改善効果があることを実験およびシミュレーションで検証し、本構成法の有効性を明らかにしている。

第6章と第7章では、2章から5章までに述べた技術を用いて実現した集積回路について述べている。

第6章では、シリコンバイポーラトランジスタにより実現した1.6Gbit/s 光伝送システム用デジタル集積回路とマイクロ波衛星通信用の7.5GHz 帯および15GHz 帯の超高周波分周集積回路の設計法とその回路構成法および実現性能について述べている。

第7章では、次世代バイポーラデバイスとして有望な AlGaAs/GaAs HBT の性能を最大限に引き出す設計法につ

いて述べている。20Gbit/sの識別回路および28Gbit/sのセレクター等を実現し、AlGaAs/GaAs HBTの高速性および本設計法の有効性を示している。

第8章では、本論文の総括的結論であり、各章のまとめと今後の超高速バイポーラ集積回路設計技術の課題について述べている。

## 論文審査の結果の要旨

本論文は、超高速集積回路の設計技術として、バイポーラデバイスの持つ高速性能を最大限に引き出す設計技術を確立することを目的としたものであり、高速化集積回路の設計技術、高速化回路構成法、および超高速通信回路への応用について検討したものであり、その主な成果を要約すると次の通りである。

- (1) 感度解析手法を用いて、トランジスタ性能と回路性能の関係を示す解析式の精度を向上させ、トランジスタの微細化による寄生接合容量の低減が重要であること、また回路パラメータについては、負荷抵抗の低減と上段差動対のトランジスタサイズの縮小化によるコレクタ応答時間の短縮が有効である事を示し、高速化設計の指針を明らかにしている。
- (2) サブミクロンエミッタを持つ微細化高速トランジスタに対して、広範囲な電流領域に亘る遮断周波数特性を表現するためには、カーク効果に加えてエミッタクラウディング効果をモデル化する必要性があることを明らかにし、それを表現するために新しい2分割モデルを提案し、さらにデバイスの構造および形状をも考慮した高精度モデルを確立している。このモデルを用いた場合には、トランジスタ特性、遅延時間の電流依存性、回路の出力波形特性が実測値とよく一致している。
- (3) 超広帯域増幅回路を構成するために、差動増幅回路の特性解析を行い、ミラー容量に起因する時定数とコレクタ時定数が、帯域時定数の主成分であることを明らかにしている。これらの時定数を低減させるためには、新しい並列帰還型回路を用いた超広帯域増幅回路の構成法を提案し、試作の結果、利得周波数特性および入力感度は、その実測値において2~3倍の性能が達成されている。
- (4) 毎秒後ギガビットの伝送速度の領域において生じるインターフェイス回路の問題点を明らかにし、オープンコレクタ形式とチップ内終端による新しいインターフェイス回路構成法を提案し、これまでの構成法と比較し、整合特性において帯域を7倍、高速性で過渡特性を1.6倍向上させ、さらに多重反射の影響を防止した送受端整合形式のインタフェイス回路構成法を提案し、その有効性を実験により検証している。
- (5) 超高速デバイスの有力な候補と考えられる化合物系のヘテロ接合バイポーラトランジスタの設計法として、デバイス材料の物理的特性と構造にたいするトランジスタ特性の相違、電流密度の増加に伴う電圧利得の低下と電流密度の上限値の関係などを考慮した最適化設計法について考察し、新しい設計手法を提案している。この設計法に基づき、光通信回路を設計試作し、その動作の高速性および設計法の有効性を明らかにしている。

以上のように、本論文は、超高速バイポーラトランジスタ性能と回路性能の関係を明らかにし、トランジスタと回路の最適化設計法について考察し、超高速領域における新しい集積回路設計技術を確立したものであり、応用物理学、特に集積回路工学に寄与するところが大きい。よって、本論文は博士論文として価値あるものと認める。