



Title	映像伝送用定係数デジタルフィルタのVLSI化設計に関する研究
Author(s)	岡田, 圭介
Citation	大阪大学, 1997, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/40182">https://hdl.handle.net/11094/40182</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、<a href="https://www.library.osaka-u.ac.jp/thesis/#closed">大阪大学の博士論文について</a>をご参照ください。

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏 名	おか だ けい すけ 岡 田 圭 介
博士の専攻分野の名称	博 士 (工 学)
学 位 記 番 号	第 1 3 1 5 9 号
学 位 授 与 年 月 日	平成 9 年 3 月 25 日
学 位 授 与 の 要 件	学位規則第 4 条第 1 項該当 工学研究科電子工学専攻
学 位 論 文 名	映像伝送用定係数デジタルフィルタのVLSI化設計に関する研究
論 文 審 査 委 員	(主査) 教 授 白 川 功 教 授 西 原 浩 教 授 寺 田 浩 詔 教 授 濱 口 智 尋 教 授 藤 岡 弘 教 授 尾 浦 憲 治 郎 教 授 熊 谷 貞 俊 教 授 吉 野 勝 美 教 授 西 尾 章 治 郎

### 論 文 内 容 の 要 旨

本論文は、映像伝送システムに用途を限定して回路規模の削減を図った乗算器、FIR 型デジタルフィルタ、および映像データ特有の走査線間処理を行うための記憶素子であるラインメモリの VLSI 化設計に関する研究をまとめたもので、以下の 6 章から構成される。

第 1 章では、映像伝送システムにおける映像データの特徴を述べ、本研究の背景と目的を明らかにするとともに、研究内容と成果について概説している。

第 2 章では、デジタルフィルタの基本構成要素である並列乗算器の回路構成を、ブースのアルゴリズムを用いることを前提に考察している。並列乗算器を構成する回路ブロックの内、ブースデコード部の回路規模を増大させても部分積生成部の回路規模削減が可能であれば、全体として回路規模削減の効果があることを示している。

第 3 章では、従来から用いられている部分積の総和を求める形の乗算手法を用いず、新たな乗算手法として、変数入力と乗算出力における各ビットの値を決定する関係式を、定数入力値をパラメータとして導出する手法を考察し、本回路構成の問題点と優れた速度性能について明らかにしている。

第 4 章では、第 3 章で提案した乗算器構成の利点、欠点を踏まえ、プログラム可能な定係数デジタルフィルタへの本乗算器の適用を検討し、大規模集積システム設計教育センターにおいて行った平成 8 年度チップ試作テストランで得られた VLSI 実装結果について述べている。

第 5 章では、デジタルフィルタの基本構成要素の一つである遅延素子の高性能化についての検討結果を示している。特に、映像処理システムにおいて垂直方向（2次元画面の縦方向）のフィルタ処理に必須となる、1 水平走査線期間の映像データの蓄積を行うラインメモリの高性能化に関する検討結果について述べている。

第 6 章では、本研究で得られた成果を要約し、今後に残された課題について述べている。

### 論 文 審 査 の 結 果 の 要 旨

本論文は、映像伝送用定係数デジタルフィルタの VLSI 化設計に関して行った研究をまとめたものであり、以下の成果を得ている。

- (1) 従来から並列乗算器のアーキテクチャとして広く用いられている Booth のアルゴリズムを基本とし、定係数乗算器向け回路構成を検討している。この結果、Booth デコーダ部の回路規模を増大させても、部分積回路部の回路規模削減を図ることが、多くの乗算器を集積する場合有効であることを示している。また、Booth の手法を用いた場合、回路規模増加の原因となる 2 の補数演算回路を定係数演算部に組み込むことでも、回路規模削減の効果があることを示している。
- (2) 部分積の総和を求める形式の、従来からの乗算法を用いず、変数入力と乗算出力における各ビットの値を、定数入力値をパラメータとして直接決定するという、1-Out-of-N Code を用いた、新しい乗算原理を考案し、本手法が高速性に優れることを示している。
- (3) 新たな乗算原理の導入は、高速性に優れた乗算器の実現を可能にするものの、回路規模の増大という問題点があることを明らかにし、この問題を解決するために、本乗算法を用い部分積を求める乗算器の構成について検討し、FIR 型デジタルフィルタの構成を考察している。その結果、所望の動作速度を達成しつつ回路規模の削減が図れることを明らかにし、VLSI 化実装を行っている。
- (4) デジタルフィルタの他の構成要素として、遅延回路の低消費電力化に対する解析を行い、TG (Transmission Gate) のトランジスタサイズを小さくすることで、速度劣化なく低消費電力化が可能であることを示している。

以上のように、本論文は映像伝送用定係数デジタルフィルタの VLSI 化設計に対して多くの有用な成果をあげており、システムの高性能化、高機能化に寄与するところが大きい。よって本論文は、博士論文として価値あるものと認める。