



Title	大容量半導体メモリの高性能化と高機能化に関する研究
Author(s)	安岡, 晶彦
Citation	大阪大学, 1997, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/40340
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、大阪大学の博士論文についてをご参照ください。

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏 名	安 岡 晶 彦
博士の専攻分野の名称	博 士 (工 学)
学 位 記 番 号	第 1 3 2 7 4 号
学 位 授 与 年 月 日	平成 9 年 3 月 25 日
学 位 授 与 の 要 件	学位規則第 4 条第 2 項該当
学 位 論 文 名	大容量半導体メモリの高性能化と高機能化に関する研究
論 文 審 査 委 員	(主査)
	教 授 白 藤 純 嗣
	教 授 白 川 功 教 授 佐 々 木 孝 友 教 授 谷 口 研 二

論 文 内 容 の 要 旨

本論文は、大容量半導体メモリの高機能化、高性能化を目標に、ギガビット級の大容量メモリの高速動作の実現に必要な回路技術、微細化のための新しい要素技術の開発に関する研究の成果をまとめたもので、序論、本論 4 章、および結論の全 6 章からなっている。

第一章では、急激に高性能化するコンピュータ技術を支えるメモリ IC の技術開発動向について述べ、本研究に着手した動機、目的、意義を明らかにしている。

第 2 章では、ギガビット級の大規模メモリ IC の高速動作を実現するため、シンクロナス DRAM のチップ・アーキテクチャーを検討し、正方形配置メモリセルアレイ構成、階層メモリ・ブロック・レイアウト方式を新たに提案している。

第 3 章では、低消費電力化を実現するためのブレークスルーとして SOI 基板を採用することにより、その低負荷容量性、低基板定数効果を生かしてスイッチング・トランジスタの動作電圧をバルクシリコンの場合に比べ 0.5～1.0 V 低くできることを示し、低消費電力 DRAM における SOI 構造の優位性を実証している。

第 4 章では、SOI 構造 MOSFET に特有な SOI/LOCOS 分離酸化膜界面および SOI/埋め込み酸化膜界面の寄生 MOSFEET の発生原因を解析し、それらの SOI/酸化膜界面に存在する固定電荷の影響が大きいことを明らかにしている。また、水素化処理による固定電荷密度の低減効果を見い出している。

第 5 章では、P 形ポリシリコンゲート電極からボロンがゲート酸化膜を通りチャンネル層に突き抜けるという好ましくない現象の抑制に酸化膜への窒素イオン注入が有効であることを示している。また、MOS キャパシタ用 ON 二層膜の形成に用いられる窒化膜の酸化にはウェット酸化法が優れていることを明らかにしている。更に、電子線直接描画法のサブクォーターミクロン・プロセスへの適用性について検討している。

第 6 章では、本研究で得られた結果を総括し、本論文の結論を述べている。

論 文 審 査 の 結 果 の 要 旨

半導体メモリの高集積化が急激に進んでおり、近い将来のギガビット級 DRAM の実用化に向けた開発研究が盛ん

である。ギガビット級 DRAM の実現には、従来技術の延長線上にないデバイス技術、回路技術、プロセス技術の開発が必要である。

本論文は、ギガビット級大容量メモリの高速動作化、低消費電力化を実現するために必要な回路技術、素子構造およびそれに付随する課題、微細化を支える要素技術などについての検討結果をまとめたもので、その成果を要約すると、次のとおりである。

- (1) ギガビット級 DRAM チップ・アーキテクチャーとしてメモリブロックの階層型レイアウトを提案し、256Mbit のメモリブロックを正方形に配置して、その中央にクロックドライバ等から成る周辺回路を配置することによって、1 Gbit DRAM の高速動作が可能であることを示している。
- (2) 1 Gbit シンクロナス DRAM を構成する 4 つのバンクを分散的に 64 個すべての 16Mbit メモリアレイに割り当てる分散配置バンク構成を考案し、ワード線およびセンスアンプの制御信号を DWL (Divided Word Line) 技術で階層化すると、消費電力を従来方式の 71% に低減できることをシミュレーションにより示している。また、高速動作が可能なカレントモードアンプを用い Cu 配線にすると、アクセス時間を 37% 改善できることを明らかにしている。
- (3) SOI 技術がギガビット級 DRAM に適用する予備段階として、64Kbit SOIDRAM を試作し、ビット線容量と電源電圧が共に 25% 低減できることを実証している。また、寄生容量と基板バイアス効果の低下により、電源電圧 2.7V でバルク基板での 4 V の場合と同等に高速性が得られている。
- (4) SOI 構造は本質的にソフトエラーフリーであるが、極くわずかにフローティング領域に発生して蓄積される正孔を排除するのに BSG (Boosted Sense Gronud) 法が有効であることを明らかにしている。また、BSG 法に加え、積極的にビット線の電位を短時間だけ 0 V にして正孔を追い出しサブスレッショルド電流を抑制することでリフレッシュ特性を従来の 2 倍に向上させている。
- (5) 通常の LOCOS 分離を用いた SOIFET では寄生 MOSFET が形成され大きなリーク電流が流れるが、その原因が SOI/埋め込み酸化膜界面および SOI/LOCOS 酸化膜界面の固定電荷の影響であることをシミュレーションにより明らかにしている。また、水素化処理により SOI/LOCOS 界面固定電荷が低減され、リーク電流が大幅に低減されることを見出ししている。
- (6) P チャンネル MOSFET のポリシリコンゲート電極からのボロンがゲート酸化膜を突き抜ける効果を抑制するには、ゲートポリシリコンに窒素をイオン注入し、注入後の熱処理によって窒素をゲート酸化膜中に析出させ窒化酸化膜を形成する方法が有効であることを実験的に明らかにしている。
- (7) ゲート酸化膜やキャパシタ酸化膜の極薄膜化に ON 膜が有効であるが、その形成には CVD 窒素膜をウェット酸化する方法が亜酸化窒素ガスを用いた急速ランプアニール処理より優位であることを検証している。
- (8) 将来さらに微細化とチップの大面積化が進む時に遭遇するであろう電子線直接描画において、描画フィールドサイズの制限から来るフィールド接続部でのずれの補正並びに重金属で覆われた基板上でのアラインメント精度の向上について考察し、その改善方法を提案している。

以上のように、本論文はシリコン集積回路の超高集積化・高速化に必要な回路技術、デバイス技術、微細化に伴うプロセス技術など種々の要素技術を実験的あるいはシミュレーションにより逐一検討し、ギガビット級 DRAM の実現のために必要な多くの知見を得ており、集積回路工学ならびに半導体工学の分野の発展に寄与するところが大きい。よって、本論文は博士論文として価値あるものと認める。