

Title	画像生成のためのメディアプロセッサのVLSI化設計に関する研究
Author(s)	藤嶋, 秀幸
Citation	大阪大学, 2000, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/42116">https://hdl.handle.net/11094/42116</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈/a〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏名	藤 嶋 秀 幸
博士の専攻分野の名称	博 士 (工 学)
学位記番号	第 1 5 4 6 0 号
学位授与年月日	平成12年3月24日
学位授与の要件	学位規則第4条第1項該当 工学研究科情報システム工学専攻
学位論文名	画像生成のためのメディアプロセッサのVLSI化設計に関する研究
論文審査委員	(主査) 教授 白川 功  (副査) 教授 村上 孝三    教授 藤岡 弘    教授 西尾章治郎 教授 薦田 憲久    教授 下條 真司

#### 論 文 内 容 の 要 旨

本論文は、メディアプロセッサの演算コアのVLSI化設計、特に演算器の消費電力と稼働率に焦点を当て、演算器のアーキテクチャとそれに基づくVLSI化設計について考察を行った結果をまとめたものであり、5章より構成されている。

第1章では、メディアプロセッサの必要性および動画像符号化の国際標準であるMPEG-4の画像生成について述べ、本研究の背景と目的を明らかにするとともに研究内容と成果について概説している。

第2章では、MPEG-4で扱われる自然画像と3次元コンピュータグラフィクス(3D-CG)画像生成の概要について述べている。まず、自然画像の符号化について、圧縮および伸長の手順について述べ、次に、3D-CGの画像生成の手順についてまとめ、本研究で対象とする演算について検討している。

第3章では、自然画像の処理で圧縮されたデータを復号化するための逆離散コサイン変換(IDCT)と、3D-CG画像生成で最も複雑な計算である幾何変換において共有可能な行列ベクトル乗算器のVLSI化設計について記述している。まず、アーキテクチャの特長を述べ、次に、VLSI化設計について考察し、さらにチップの試作実験について述べている。

第4章では、自然画像の再生で差分データから画像を生成するための動き補償と、3D-CGで物体の模様を表現するためのテクスチャマッピングで共用することができる画像マッピング器のVLSI化設計について記述している。まず、アーキテクチャの特長について述べ、本研究で採用したアルゴリズムをソフトウェアによってシミュレーションし、検証している。次に、画像マッピング器のVLSI化設計について考察している。

第5章では、本研究で得られた成果を要約し、今後に残された課題について述べている。

#### 論 文 審 査 の 結 果 の 要 旨

本論文は、メディアプロセッサの演算コアのVLSI化設計、特に演算器の消費電力と稼働率に焦点を当て、演算器のアーキテクチャとそれに基づくVLSI化設計について考察を行った結果をまとめたものであり、以下の主要な結果を得ている。

- (1) 自然画像生成における主要な処理である IDCT と 3D-CG 画像生成における主要な処理である 3次元幾何変換という精度の異なる行程で共用可能な行列ベクトル乗算器のアーキテクチャを提案し、VLSI 化設計を行っている。これにより MPEG-4 における自然画像オブジェクトと 3D-CG 画像オブジェクトの複合画面を生成する際に、それらのオブジェクトの比率に応じて演算器の機能を切替えることにより効率良く処理できるような機構について考察している。並列化によって性能を確保し、低いクロック周波数で動作させることにより、消費電力を削減している。
- (2) 自然画像生成における主要な処理である動き補償と、3D-CG 画像生成で主要な処理であるテクスチャマッピングという相異なる行程で共用可能な画像マッピング器のアーキテクチャを提案し、VLSI 化実装を行っている。画面を構成するオブジェクトの内容によらず、効率良く演算を行うことができ、かつ回路を単純化するためのミップマップアルゴリズムを適用しているが、画像生成において問題なく画像生成がなされることを示している。  
以上のように、本論文はメディアプロセッサの演算コアの低消費電力化設計と稼働率の向上に対して多くの有用な研究成果をあげており、情報家電機器の発展に寄与するところが大きい。よって本論文は博士論文として価値あるものと認める。