

Title	通信用半導体高周波デバイスとその回路応用に関する研究
Author(s)	石田, 秀俊
Citation	大阪大学, 2001, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/42344">https://hdl.handle.net/11094/42344</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a>〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏名	石田秀俊
博士の専攻分野の名称	博士(工学)
学位記番号	第 16234 号
学位授与年月日	平成13年3月23日
学位授与の要件	学位規則第4条第1項該当 工学研究科電子工学専攻
学位論文名	通信用半導体高周波デバイスとその回路応用に関する研究
論文審査委員	(主査) 教授 濱口 智尋  (副査) 教授 吉野 勝美 教授 西原 浩 教授 尾浦憲治郎 教授 森田 清三 教授 谷口 研二

#### 論文内容の要旨

本論文は、通信用半導体高周波デバイスに関して、プロセス技術からデバイス設計技術、回路設計技術、実装技術までの一連の研究成果を述べている。論文は、8章から構成されている。

第1章では、高周波電子デバイス研究の歴史・課題を指摘し、本研究の目的を述べている。

第2章では、短ゲート長 GaAs MODFET (Modulation Doped Field Effect Transistor) および高誘電率キャパシタを内蔵したマイクロ波 IC の作製プロセス技術を述べている。従来の電子ビームリソグラフィ技術に代わる技術である位相シフト露光法による短ゲート長 MODFET 作製プロセスと、高誘電率材料をもちいた大容量キャパシタの集積化技術を述べている。

第3章では、帰還形広帯域アンプの低消費電力化技術を述べている。FET の短ゲート化と、少量のインピーダンス不整合導入により消費電力低減が実現できることを予測、実証している。

第4章では、複数個の短ゲート MODFET を縦積みし、直流電流を再利用するという縦積型回路による低消費電力化技術を述べている。縦積型回路を、携帯電話に使用されている受信フロントエンド IC と前章で述べた帰還形広帯域アンプへ応用し、低消費電力化に極めて有効な手段であることを実証している。

第5章では、携帯電話基地局の送信用アンプに使用される FET の高出力化に関する研究成果を述べている。高耐圧特性と高電流密度特性を両立するために、キャリア濃度の低濃度化をおこない、さらにオフセットゲート構造を組み合わせている。また、ドレイン電流の周波数分散を抑制するために、二段リセス構造を採用している。その結果、飽和出力200Wという世界最高出力を実現している。

第6章では、AlGaAs/GaAs HBT (Heterojunction Bipolar Transistor) の DC 特性のエミッタ方向依存性に関する研究成果に関して述べている。電流利得と  $I_c - V_{ce}$  特性におけるオフセット電圧が、矩形エミッタ電極の長辺方向に依存することを述べ、その原因を、ピエゾ電荷モデルから説明している。

第7章では、小型パッケージの隣接端子間に補助グランドを配置することにより、高い隣接端子間アイソレーションを実現できることを、3次元電磁界シミュレーションにより予測し、実証している。

第8章では、本研究の総括をおこない、高周波電子デバイスの将来展望について述べている。

## 論文審査の結果の要旨

近年の携帯電話をはじめとする移動体通信の発展にともない通信用高周波デバイスの高性能化は極めて大きな課題となっている。本論文では、高周波電子デバイスの低消費電力化、高出力化を目的として、プロセス技術、回路技術、実装技術の観点からアプローチをおこなっている。

本論文の成果は次のように要約される。

- (1)位相シフト露光法を用いた $0.15\mu\text{m}$ ゲート MODFET (Modulation Doped Field Effect Transistor) 作製プロセスを考案し、さらに  $\text{SrTiO}_3$  を誘電体材料とした大容量キャパシタを集積化するプロセス技術を確立している。さらに、重要なプロセス要素技術である半導体あるいは誘電体の選択エッチング技術の原理について明らかにしている。
- (2)高周波回路の低消費電力化のために、デバイスのアプローチと回路的アプローチをおこなっている。デバイスのアプローチでは、MODFET のゲート長と高周波回路の電気特性の関係を示し、回路の高性能化のためには MODFET の短ゲート化が有効な手法であることを明らかにしている。回路的には、DC 電流を再利用する縦積型回路を考案し、その回路方式が高周波回路の低消費電力化に有効であることを、受信フロントエンド IC と広帯域アンプの事例から明らかにしている。
- (3)高周波デバイスである MODFET の高出力化のために、オフセットゲート構造による高耐圧化と二段リセス構造によるドレイン電流周波数分散抑制が有効な手法であることを明らかにしている。
- (4) $\text{AlGaAs}/\text{GaAs}$  HBT (Heterojunction Bipolar Transistor) において、電流利得とオフセット電圧がエミッタ長辺方向に依存することを見出し、その原因を、ピエゾ効果を用いたモデルから明らかにしている。
- (5)半導体用小型パッケージの隣接端子間アイソレーションを改善するために、補助グランド端子の配置が有効な手法となることを三次元電磁界シミュレーションと実測により明らかにしている。

以上のように、本研究で得られた成果は、通信用高周波デバイスの低消費電力化、高出力化に対する重要な知見となっており、半導体工学に寄与するところが大きい。よって本論文は博士論文として価値のあるものと認める。