



Title	コンピュータメモリシステムにおけるスタティックRAMとインターフェイス技術の高速化に関する研究
Author(s)	中瀬, 泰伸
Citation	大阪大学, 1999, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/43091
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、大阪大学の博士論文についてをご参照ください。

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏 名 なか 中 せ 瀬 やす 泰 のぶ 伸

博士の専攻分野の名称 博 士 (工 学)

学 位 記 番 号 第 1 4 9 3 1 号

学 位 授 与 年 月 日 平 成 11 年 9 月 22 日

学 位 授 与 の 要 件 学位規則第4条第2項該当

学 位 論 文 名 コンピュータメモリシステムにおけるスタティック RAM とインターフェイス技術の高速化に関する研究

論 文 審 査 委 員 (主査)
教 授 濱 口 智 尋
(副査)
教 授 谷 口 研 二 教 授 吉 野 勝 美 教 授 尾 浦 憲 治 郎
教 授 森 田 清 三 教 授 西 原 浩

論 文 内 容 の 要 旨

本論文は、コンピュータの性能向上に 대응するためにメモリシステムが変遷していく過程で生じた問題を回路技術面から解決するために行われたもので、6章より構成されている。

第1章では、本研究の歴史的ならびに技術的背景について概観し、問題点を明確にするとともに本研究の目的および意義を明らかにしている。

第2章では、メモリとして最高速であったバイポーラ ECL RAM に関する研究内容を述べている。4 K ビット RAM ではソフトエラーの改善のために、2 重ワード線構造を提案している。16 K ビット RAM では高速化のために、縮小ワード線振幅技術を提案している。

第3章では、オンチップメモリに関する研究内容を述べている。最初にキャッシュメモリの構成と動作を命令キャッシュを例に説明している。メモリとロジック間のバスの駆動電流削減のために、相補型ハーフスイングバスを提案し、ATM スイッチ LSI に適用した結果を述べている。

第4章では、高速インターフェイスによるメモリシステムの高性能化に関する研究内容を述べている。SLDRAM とダイレクト Rambus を例に、プリント基板設計上および実装技術上で高速インターフェイスがどのように実現されているかを解析している。また、SLDRAM の同期方式を検証するチップを試作して、ピン当たり 600 M ビット/s のデータ伝送速度を実証している。

第5章では、デュアルポートメモリに関する研究内容を述べている。シングルビット線メモリセルは面積が小さいが、書き込み動作に問題がある。その解決のために、ポート交換技術を提案し、グラフィックスコントローラのカラーパレット RAM に適用した結果を述べている。また、同コントローラに搭載される他のカーソル RAM ではポート間でアドレス空間の定義が異なる問題点があった。動的データアライメント技術により解決できることを述べている。

第6章では、本研究から得られた主要な結果を総括して、結論を述べている。

論文審査の結果の要旨

プロセッサの高性能化に従って、さらに大量のデータを効率良くプロセッサに供給できるメモリシステムが要求されてきた。メモリシステムの性能向上のためには、キャッシュとして用いられるスタティック RAM 自身の高速化および多機能化とともに汎用バスのデータ転送能力を飛躍的に増大させる必要がある。

本論文はコンピュータのメモリシステムの高性能化の観点から、スタティック RAM の高速化および多機能化とインターフェイスの高速化、低消費電力化に関する一連の研究をまとめたもので、主な成果は以下のとおりである。

(1) 4 K ビットバイポーラ ECL RAM においてソフトエラー発生のメカニズムを解析し、待機時のデータ保持電圧を増加させることで、エラー発生率を2桁改善することに成功している。16 K ビット RAM では、縮小ワード線振幅方式を考案して、従来技術に比較して25%の高速化に成功している。

(2) チップ内バスの駆動電流削減のために、相補型ハーフスイングバスを考案し、従来のフルスイング方式に比べて平均電流を50%、瞬間的に流れるピーク電流を66%削減することに成功している。また、同バスを同期式 SRAM とロジックブロック間の通信に適用できるようデータ転送手順を考案し、200 MHz 以上の動作を得ることに成功している。

(3) 汎用バスにおいて高速データ転送が可能となる条件を明らかにするとともに、DLL と位相シフト回路を用いた同期方式を考案し、ピン当たり600 M ビット/s のデータ伝送速度に成功している。

(4) シングルビット線メモリセルの書き込み不良解決のために、ポート交換技術を考案し、デュアルポートメモリのメモリセル面積を従来の50%以上縮小することに成功している。また、カーソル RAM では、ポート間でアドレス空間の定義が異なるため、制御回路が複雑になる問題を動的データアライメント技術を考案することで解決することに成功している。

以上のように、本論文は、コンピュータのメモリシステムの高性能化において必須となるスタティック RAM とインターフェイスの高速化および低消費電力化を実現するうえで多くの有用な知見を得ており、半導体工学、電子工学の発展に寄与するところが大である。よって、本論文は博士論文として価値あるものと認める。