The University of Osaka
Institutional Knowledge Archive

Title	VLSI Architectures for Multimedia Signal Processing
Author(s)	山内, 英樹
Citation	大阪大学, 2002, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/43554
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、大阪大学の博士論文についてをご参照ください。

The University of Osaka Institutional Knowledge Archive : OUKA

https://ir.library.osaka-u.ac.jp/

The University of Osaka

【146】

氏　　名	山　内　英　樹（やま うち ひで き）
博士の専攻分野の名称	博　士（工　学）
学 位 記 番 号	第　17119　号
学位授与年月日	平成14年3月25日
学位授与の要件	学位規則第4条第1項該当 基礎工学研究科情報数理系専攻
学 位 論 文 名	VLSI Architectures for Multimedia Signal Processing （マルチメディア信号処理向けVLSIアーキテクチャ）
論 文 審 査 委 員	（主査） 教　授　今井　正治 （副査） 教　授　橋本　昭洋　　教　授　北橋　忠宏　　助教授　武内　良典

論 文 内 容 の 要 旨

音声、画像、テキストをデジタルデータとして取り扱うマルチメディアの分野では、アプリケーション領域に特化したマルチメディア信号処理プロセッサを使用することで、汎用プロセッサと比較して、より高性能、あるいは低消費電力のマルチメディア信号処理が実現されている。しかし、近年のマルチメディア社会の進展に伴う信号処理量の著しい増大、高機能化の要求を、現在のマルチメディア信号処理プロセッサのアーキテクチャでは効率よく実現することができなくなっている。

本論文では、マルチメディア信号処理プロセッサの高性能（高速）低消費電力、低ハードウェアコスト、個別機能のハードウェア実装を可能にさせるためのVLSIアーキテクチャを提案する。マルチメディア信号処理に含まれている性質を利用して効率よく演算できるプロセッサのアーキテクチャを具現化することで、効率よくマルチメディアの信号処理を実現する。

本論文では、処理アルゴリズムの改善、タスクレベルの並列処理とパイプライン処理、バス構造の工夫をVLSIアーキテクチャに実装する。

本手法の有効性を評価するために、高速・低ハードウェアコストが要求されるフラクタル画像符号化プロセッサを設計した。設計したフラクタル画像符号化プロセッサでは、従来の1/3のハードウェアコストの削減と、フラクタル動画のビデオレートでの実時間圧縮が実現されることが確認された。また、低消費電力アーキテクチャが要求される高精細ビデオプロセッサにおいて本手法を適用し、バス駆動周波数の40%削減、800mWの消費電力でのHDTVデコード、及び初めてビデオレートでのMPEGの逆転再生処理が実現されることが確認された。更に、低消費電力、高性能、低ハードウェアコスト、個別ハードウェア機能の全てが要求されるコンスーマ向けの画像処理LSIに本手法を適用して試作を行った。試作したLSIの評価により、これまで実現されなかった150万画素の画像を毎秒15枚の速度で伸張・圧縮することが実現されることが確認された。

本手法を用いることにより、低消費電力、高性能、低ハードウェアコスト、個別ハードウェア機能の実装が実現されることが示された。これにより、近年のマルチメディアの進展に伴い、マルチメディア信号処理プロセッサに課されている膨大な信号処理量の処理、高機能化要求の実現が可能になると期待される。

論文審査の結果の要旨

本論文は、近年のマルチメディア社会の進展に伴い、著しく増大している信号処理量や高機能化への要求を充足するために必要な、高速、低消費電力、低ハードウェアコスト、及び個別機能のハードウェア実装を可能にするアプリケーション領域に特化したマルチメディア信号処理プロセッサのアーキテクチャに関係する研究をまとめたものである。

本論文では、マルチメディア信号処理に含まれている性質に注目して、これを効率よく演算できるプロセッサのアーキテクチャをどのように具現化するかについて考察し、処理アルゴリズムの改善、タスクレベルの並列処理とパイプライン処理、速度の異なる複数のバスを持つ VLSI アーキテクチャを提案している。

本手法の有効性を評価するために、高速・低ハードウェアコストが要求されるフラクタル画像符号化プロセッサを設計した結果を示している。その結果、従来の設計と比較して約1/3のハードウェアコストの削減と、動画のビデオレートでの実時間圧縮が実現されることを確認している。また、低消費電力アーキテクチャが要求される高精細ビデオプロセッサに対しても本手法を適用し、この方法の試作および評価を行っている。要求されるバスの駆動周波数を40%削減し、800mW の低消費電力での HDTV デコード、および従来は困難であったビデオレートでの MPEG の逆転再生処理が実現できることを確認している。更に、低消費電力、高性能、低ハードウェアコスト、個別ハードウェア機能の全てが要求されるコンスーマ向けの画像処理 LSI に本手法を適用して試作し、これまで実現できなかった150万画素の画像を毎秒15枚の速度で伸張・圧縮できるなどの高性能を達成している。

本提案手法を用いることにより、近年のマルチメディア信号処理プロセッサに課されている信号処理能力、高機能化要求の実現が可能になると期待できる。

以上の研究成果は、マルチメディア信号処理プロセッサの性能を大幅に向上させるための知見を体系化する内容であり、博士（工学）の学位論文として価値あるものと認める。