

Title	Low Temperature Fabrication of Ultrathin SiO <sub>2</sub> /Si Structure by Chemical Method and Its Properties
Author(s)	長, 山
Citation	大阪大学, 2002, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/44029">https://hdl.handle.net/11094/44029</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈/a〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏名	長 山
博士の専攻分野の名称	博士(理学)
学位記番号	第 17306 号
学位授与年月日	平成 14 年 9 月 30 日
学位授与の要件	学位規則第 4 条第 1 項該当 理学研究科化学専攻
学位論文名	Low Temperature Fabrication of Ultrathin SiO <sub>2</sub> /Si Structure by Chemical Method and Its Properties (化学的手法による極薄 SiO <sub>2</sub> /Si 構造の低温創製とその物性)
論文審査委員	(主査) 教授 小林 光  (副査) 教授 笠井 俊夫 教授 江口 太郎

#### 論文内容の要旨

大規模集積回路の高集積化に伴って、Metal-Oxide-Semiconductor (MOS) デバイスが益々微細化している。その結果、ゲート酸化膜が薄膜化している。このゲート酸化膜の薄膜化で最も大きな問題は、リーク電流密度の増大である。ゲート酸化膜は、現在 800℃以上の高温でシリコンを酸化雰囲気中で加熱することにより形成されている。この高温熱酸化法で 2 nm 以下の膜厚の SiO<sub>2</sub> 膜を形成した場合、シリコンの表面が荒くなるため、高密度のリーク電流が流れる。従って、高温熱酸化法に替わる新しい極薄酸化膜形成法の開発が求められている。本論文では、硝酸を用いたシリコンの化学酸化法という新規な低温成膜方法を記述した。

この方法を用いることによって、0.7~1.4 nm の極薄 SiO<sub>2</sub> 膜を 0.05 nm の膜厚制御性で形成できることが示された。113℃の濃硝酸 (61 wt%) で形成した SiO<sub>2</sub> 膜のリーク電流密度が高いが、900℃で Post Oxidation Anneal (POA) 処理を施すと、それが大幅に減った。この POA 処理によるリーク電流密度の低減は SiO<sub>2</sub> 膜中に含まれるサブオキサイド (Si<sup>1+</sup>、Si<sup>2+</sup>、Si<sup>3+</sup>) 及び OH 基などの除去、SiO<sub>2</sub> 膜のバンドギャップの広がりによるものと考えられる。この化学酸化膜を 400℃で Post Metallization Anneal (PMA) 処理すると、界面準位密度が減少するが、リーク電流密度が増加する。このリーク電流密度の増加原因は、Al と SiO<sub>2</sub> の反応により SiO<sub>2</sub> 膜厚が減少したためである。PMA 処理温度を 200℃まで下げると、上述した反応が進行しなくなり、SiO<sub>2</sub> 膜厚がわずかに 0.1 nm 減った。121℃の共沸状態の硝酸 (68 wt%) で形成した SiO<sub>2</sub> 膜のリーク電流密度は高温熱酸化法で形成した SiO<sub>2</sub> 膜のそれに匹敵するほど低いため、極薄化学酸化膜で初めて C-V 特性を測定することができた。また、200℃で PMA 処理を施すことによってリーク電流密度を更に 1/5 まで低減させることに成功した。このリーク電流密度の値は熱酸化膜に比べて一桁以上低く、MOS デバイスの許容値よりも相当低い。PMA 処理によるリーク電流密度の低減は、界面準位の消滅、SiO<sub>2</sub> バンドギャップの広がり及び SiO<sub>2</sub> 膜中のギャップ準位の除去によるものと結論した。

## 論文審査の結果の要旨

LSIの微細化に伴い、金属-酸化物-半導体(MOS)デバイスにおけるゲート酸化膜が薄膜化して、それを流れるリーク電流が最も重大な問題となっている。本論文では、シリコンを硝酸に浸漬してその後水素雰囲気中で熱処理を行うという化学的手法を開発して、従来からの方法である酸素雰囲気中での高温熱酸化に比較してリーク電流密度を著しく低減することに成功した。また、極薄化学酸化膜について、初めて電気容量-電圧特性を測定することに成功した。更に、形成した二酸化シリコン膜の物性をX線光電子分光法、赤外吸収法などの分光的手法と、電気容量-電圧法、電流-電圧法などの電気的手法を用いて解析した結果、低リーク電流密度の低減の原因を 1)界面準位の消滅、2)二酸化シリコン膜中のギャップ準位の消失、3)シリコン-二酸化シリコン界面でのエネルギー障壁高の増加によるということを見出すことに成功した。これらの成果は、博士(理学)の学位論文として十分価値のあるものとして認める。