

Title	A Study on Computer-Aided Design Algorithms for Quality Enhancement of VLSI Physical Design
Author(s)	Arungsrisangchai, Itthichai
Citation	大阪大学, 2003, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/44488">https://hdl.handle.net/11094/44488</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈/a〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏名	アルンスイーセンチャイ Arungsrisangchai, Itthichai
博士の専攻分野の名称	博士(工学)
学位記番号	第 17410 号
学位授与年月日	平成 15 年 1 月 24 日
学位授与の要件	学位規則第 4 条第 2 項該当
学位論文名	A Study on Computer-Aided Design Algorithms for Quality Enhancement of VLSI Physical Design (VLSI 物理設計の質的向上のための CAD アルゴリズムに関する研究)
論文審査委員	(主査) 教授 白川 功  (副査) 教授 村上 孝三    教授 藤岡 弘    教授 西尾章治郎 教授 赤澤 堅造    教授 薦田 憲久    教授 下條 真司

### 論文内容の要旨

本論文は、超大規模集積回路 (VLSI) の微細加工の進展によってもたらされる設計規則の急速な更新と配線による信号遅延の増大に対処するための物理設計の質的向上を目指した CAD アルゴリズムについて考察したものであり、以下の 5 章により構成した。

第 1 章は序論であり、本研究の背景、目的を明らかにするとともに研究内容と成果について概説した。

第 2 章では、スタンダードセル方式における機能セルのレイアウト設計資産を再利用する手法について考察した。まず、レイアウト記述言語を用いて記述された機能セルのレイアウト情報から各素子の長さ、幅、あるいは素子間距離などのパラメータを抽出し、これらを用いて機能セルに対する水平方向・垂直方向のレイアウト制約グラフを構築する手法を記述した。次に、この制約グラフを線形計画法で最適化することにより、更新された設計規則を満たす最適レイアウトを生成する手法を考察した。

第 3 章では、上記のレイアウト最適化過程で適用する線形計画法に関して、主双対法に基づく新しいアルゴリズムについて考察した。まず、フロー・テンション平衡理論を利用することにより、コンパクション問題をネットワーク理論に基づいた最小コストフロー問題として定式化し、次に、主双対法に基づくアルゴリズムをコンパクション問題の特徴を利用した高速化手法を構築した。さらに、コンパクション問題に対して、提案手法が従来の手法よりも優れた結果を達成したことを示した。

第 4 章では、微細加工の進展によって、配線による信号遅延がシステム性能に与える影響が急激に増大し、これに対処するレイアウト設計が今後ますます重要になるとしているという状況を踏まえ、信号遅延を最小にする最適な配線レイアウトを求めるアルゴリズムについて考察した。まず、各信号の配線構造を示すスタイナ木に対してトップダウン方式で根から葉への配線遅延の総計を参照しながら木変換を繰返すことにより、配線形状を最適化するアルゴリズムを構築し、次に、試行実験により、本手法がマルチチップモジュール構造 VLSI や多層プリント配線基板に対して実用的であることを示した。

第 5 章では、本研究で得られた成果を要約し、今後に残された課題について述べた。

## 論文審査の結果の要旨

本論文は、VLSI の微細化の進展によってもたらされる設計規則の更新および配線による信号遅延の増大に対処する物理設計の質的向上を図るための CAD アルゴリズムについて行った研究の成果をまとめたものであり、以下の主要な結果を得ている。

- (1) レイアウト設計規則が更新される都度、レイアウト設計をやり直さなければならないが、それに要する膨大な手間を省くためには、レイアウト設計資産の再利用をいかに実行するか、という課題は物理設計において極めて重要である。そこで、本論文では、スタンダードセル方式レイアウト設計において、与えられた設計済みレイアウトパターンおよび指定されたレイアウト設計規則に基づいて定式化される線形計画問題に対して、実用的な最適化アルゴリズムを考案し、最適レイアウトを自動的に生成する手法を提案している。すなわち、まず、レイアウト情報からレイアウト制約グラフを構成する手続きについて述べ、ついで、この制約グラフから定式化される線形計画法における最小コストフロー問題に対して、主双対法に基づく新しいアルゴリズムを構築し、さらに、このアルゴリズムが効率の点で従来のものよりも最も優れていることを実験結果によって示している。
- (2) 微細加工の進展によって、配線による信号遅延がシステム性能に与える影響がますます増大しているという状況を踏まえ、信号遅延を最小にする最適な配線レイアウトをいかに求めるかという課題も、物理設計において実用上重要である。そこで、本論文では、この課題に対して、各信号の配線構造であるスタイナ木に対して根から葉への配線遅延の総計を参照しながら木変換を繰返しつつ、配線構造を最適化するというアルゴリズムを構築し、さらに、実験により本アルゴリズムがマルチチップモジュール構造 VLSI や多層プリント配線基板に対して実用的であることを示している。

以上のように、本論文は、VLSI 物理設計の質的向上のための CAD アルゴリズムに関して多くの有用な研究成果をあげており、システム VLSI に対する物理設計の発展に寄与するところが大きい。よって本論文は博士論文として価値あるものと認める。