

Title	極微細MOSFETにおけるシミュレーションモデルに関する研究
Author(s)	中辻, 広志
Citation	大阪大学, 2004, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/45002">https://hdl.handle.net/11094/45002</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a>〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏 名	中 辻 広 志
博士の専攻分野の名称	博 士 (工 学)
学 位 記 番 号	第 1 8 7 0 8 号
学 位 授 与 年 月 日	平成 16 年 3 月 25 日
学 位 授 与 の 要 件	学位規則第 4 条第 1 項該当 工学研究科電子情報エネルギー工学専攻
学 位 論 文 名	極微細 MOSFET におけるシミュレーションモデルに関する研究
論 文 審 査 委 員	(主査) 教 授 谷 口 研 二 (副査) 教 授 森 田 瑞 穂 教 授 尾 浦 憲 治 郎

#### 論 文 内 容 の 要 旨

本論文では、シリコン集積回路の高速化に向けて課題となっている極微細 MOSFET の電気伝導特性を正確に再現する物理モデルについての研究結果をまとめたもので、全体は 5 章から構成されている。

第 1 章では、研究の背景である LSI の高速化に向けての課題について述べている。また、本論文の目的および構成についての概略を述べている。

第 2 章では、低電圧領域の直接トンネル電流特性を表す簡単かつ実用的なモデルの提案を行っている。まず MIM 構造を想定した従来の直接トンネル電流の計算式を MOS 構造に拡張するため、Si/SiO<sub>2</sub> 界面における電子濃度のゲート電圧依存性を取り入れ、続いてゲート電極中のキャリア分布状態を組み込んだ新しいモデルの提案を行っている。この新提案モデルで、低電圧領域の直接トンネル電流特性を再現できることを示している。

第 3 章では、表面反転層における 2 次元ホールの輸送特性をコンピュータ上で解析するためのモデルについて述べている。反転層内のホールの 2 次元状態は一般に  $k \cdot p$  摂動法を用いて計算されているが、この方法では高いエネルギーのホールの挙動を精度よく計算することができない。本研究では非局所経験的擬ポテンシャル法を用いることで、価電子帯のエネルギーバンド構造、およびホールの 2 次元状態を波数空間全域で高精度に計算できることを報告している。さらにこのモデルを組み込んだ輸送解析シミュレータを構築し、これまで困難であったフルバンド構造での高電界ホール輸送を解析している。

第 4 章では、第 3 章で開発したシミュレータをひずみシリコン pMOSFET の移動度増大メカニズムの解明に応用した事例について述べている。シリコンの価電子帯構造は非常に複雑であるため、ひずみシリコン pMOSFET 中のホールの移動度増大メカニズムはこれまであまり詳しく検討されておらず未解明のままであった。本研究では、第 3 章で開発したシミュレータにひずみの効果を取り入れることで、ひずみシリコン中の 2 次元ホール状態を高精度に計算している。さらにこのシミュレータによる解析を行い、ひずみシリコンの反転層ホールの移動度増大メカニズムについて詳細に検討している。

第 5 章では、本論文で取り上げる各研究での成果についてまとめている。

## 論文審査の結果の要旨

現在、大規模集積回路を構成する主要素子である MOSFET はサブ 100 nm 世代を迎え、極微細 MOSFET 固有の様々な物理現象が発現していることが報告されている。デバイスのさらなる性能向上には極めて高度な素子設計技術が要求されるだけでなく、これらの物理現象を正確に予測するための計算機シミュレーションが、これからの LSI 開発にとって鍵となる。本研究では、今後数年以内に顕在化する諸現象、すなわち、直接トンネル電流、2次元ホール輸送、ひずみシリコン pMOSFET における移動度増大、に対するシミュレーションモデルの構築をテーマとして取り上げている。

各々のサブテーマで得られた新たな知見と成果をまとめると以下の通りである。

MOSFET のゲート酸化膜を流れる直接トンネル電流特性の解析モデルの提案を行っている。トンネル電流源のキャリア濃度分布は、半古典的には酸化膜と電極の界面でピークとなるが、量子力学的には、キャリア分布のピークは界面から少し離れた位置に存在する。このため大部分のキャリアは界面から少し離れた位置からトンネルすることになる。このピークのずれを拡張された酸化膜としてモデル化し、WKB 近似によるトンネル確率に取り入れることで、低電圧領域における電流電圧特性の実験結果を工学的に利用できる解析式の形で良好に表現できることを報告している。

2次元ホールの輸送解析を行うための計算方式を提案している。高精度な非局所経験的擬ポテンシャル法を、ブリュアンゾーン全域におけるホールの2次元状態解析に適用する方式を示し、高電界ホール輸送の解析に使用できることを示している。また、従来広く用いられてきた  $k \cdot p$  摂動近似法の適用限界を定量的に明らかにしている。

本研究にて提案したシミュレーション方式をひずみシリコン pMOSFET に適用し、ホールの2次元状態を擬ポテンシャルから計算した結果を初めて示すとともに、ひずみシリコン pMOSFET の移動度増大メカニズムの解明している。ひずみシリコン pMOSFET の2次元ホールの状態を詳しく調べた結果、ホール移動度の増大には2つの要因、すなわち、ひずみによるサブバンドエネルギーの分離と、ひずみによる有効質量の減少が関与していることを明らかにしている。また、ひずみ印加により pMOSFET の性能向上を図るには、基板 SiGe の Ge 濃度を上昇させることが重要となることを報告している。

以上のように、本論文は MOSFET の計算機シミュレーションに関して新たな物理モデルや計算方式の提案を行っており、さらにそれを応用することで MOSFET の電気特性に対するひずみの効果について学術的に重要な知見を得ている。また、提案されたモデル・方式は、高度な物理理論に立脚しつつも、工学的応用を強く志向したものであり、実際の集積回路素子開発に用いられるデバイスシミュレーション技術にも大いに貢献する成果である。

よって、本論文は博士論文として価値あるものと認める。