



Title	カレントソースを共有化したCMOS Quadrature-coupled LC-VCOの解析
Author(s)	春岡, 正起; 洞木, 吉博; 松岡, 俊匡 他
Citation	電子情報通信学会論文誌C. 2004, J87-C(10), p. 780-783
Version Type	VoR
URL	https://hdl.handle.net/11094/51690
rights	copyright©2004 IEICE
Note	

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

ショートノート

カレントソースを共有化した CMOS Quadrature-coupled LC-VCO の解析

春岡 正起^{†,††a)}(学生員) 洞木 吉博[†]松岡 俊匡[†](正員) 谷口 研二[†](正員)

Analysis of CMOS Quadrature-Coupled LC-VCO Sharing a Current Source

Masaki HARUOKA^{†,††a)}, Student Member,Yoshihiro UTSUROGI[†], Nonmember,Toshimasa MATSUOKA[†], and Kenji TANIGUCHI[†], Members[†] 大阪大学大学院工学研究科電子情報エネルギー工学専攻, 吹田市

Department of Electronics and Information Systems, Graduate School of Engineering, Osaka University, 2-1 Yamadaoka, Suita-shi, 565-0871 Japan

^{††} 古野電気株式会社, 西宮市

FURUNO ELECTRIC CO., LTD, 9-52 Ashihara-cho, Nishinomiya-shi, 662-8580 Japan

a) E-mail: haruoka@eie.eng.osaka-u.ac.jp

あらまし 二つの LC-VCO を結合させた Quadrature-coupled LC-VCO(QVCO) の IQ 出力の精度についてシミュレーション解析を行った。QVCO を構成する二つの VCO のカレントソース用トランジスタを共有化することにより、精度が向上することを確認した。

キーワード QVCO, イメージリジェクト比, 結合定数, IQ 信号

1. ま え が き

イメージリジェクト比 (IMRR: Image Reject Ratio) の大きな受信機を実現するためには、高い精度の IQ 信号が要求される [1] ~ [4]。IQ 信号を生成するいくつかの方法が提案されているが [5] ~ [6], 近年二つの LC-VCO を結合させ IQ 出力を得る Quadrature-coupled LC-VCO(QVCO) についての報告が多い [7] ~ [11]。本論文ではこの QVCO を構成する二つの VCO のカレントソース用トランジスタを共有化した QVCO を提案し、IQ 出力の精度を改善できることをシミュレーションにより確認した。また位相雑音、出力振幅とのトレードオフであることを示す。設計は $0.25\ \mu\text{m}$ CMOS プロセスを用いて行い、発振周波数 $1.4\ \text{GHz}$ 、電源電圧 $1.5\ \text{V}$ 、消費電流 $6\ \text{mA}$ となった。

2. 回路構成

図 1 に従来の QVCO を示す。発振用トランジスタ $M_{sw..}(W_{sw}/L_{sw})$ に並列に接続した $M_{cpl..}(W_{cpl}/L_{cpl})$ は二つの VCO を結合させる働きがある。

図 2 に提案する QVCO を示す。これは図 1 で I 相と Q 相の VCO でカレントソース用トランジスタを共有化し




図 1 従来型 QVCO

Fig. 1 Schematic of the conventional QVCO.




図 2 提案型 QVCO

Fig. 2 Schematic of the proposed QVCO.

たものである。ここでは比較のため、共有化したカレントソーストランジスタ $M_{src..iq}$ のゲート幅を図 1 のカレントソーストランジスタ $M_{src..i}$, $M_{src..q}(W_{src}/L_{src})$ の 2 倍とし、トータルの消費電流は同じとなるように設定している。

3. 動作原理

本章では図 1, 図 2 の QVCO の動作について簡易モデルを用いて説明し、I 相と Q 相の VCO の出力電圧の位相と振幅のミスマッチに対して低減効果があることを示す。ここでは QVCO は Current-limited 領域 [12] で動作しているとし、各トランジスタ ($M_{sw..}$, $M_{cpl..}$) の g_m は十分に大きく理想的なスイッチング動作を行うと仮定する。

3.1 従来型 QVCO の動作

図 3 に図 1 に示した QVCO について I 相, Q 相の出力電圧にミスマッチがあった条件での動作を示す。(a) は振幅のミスマッチがあった場合、(b) は位相にミスマッチがあった場合の各相の出力電圧と VCO のタンク回路に流れる差動電流を示す。トランジスタは出力電圧が最大となる相が入れ換わるタイミングでスイッチングし、図 3 に示す四つのフェーズに分けることができる。I 相では (1), (3) のフェーズにおいて $M_{sw..ip}$, $M_{sw..in}$ の片側のみが ON し、(2), (4) のフェーズでは $M_{cpl..ip}$, $M_{cpl..in}$ の片側のみが ON する。(a) で




図3 従来型QVCOのタンク回路に流れる差動電流 (a) 振幅ミスマッチがある条件, (b) 位相ミスマッチがある条件 (実線は $M_{sw..}$ に流れる電流, 破線は $M_{cpl..}$ に流れる電流)

Fig. 3 High simplified differential current path of conventional QVCO for four phases: (a)with amplitude error, (b)with phase error.




図4 提案型QVCOのタンク回路に流れる差動電流 (a) 振幅ミスマッチがある条件, (b) 位相ミスマッチがある条件 (実線は $M_{sw..}$ に流れる電流, 破線は $M_{cpl..}$ に流れる電流)

Fig. 4 High simplified differential current path of proposed QVCO for four phases: (a)with amplitude error, (b)with phase error.

はタンク回路に流れる差動電流の振幅は一定に保たれるが、位相が 90° からずれる。ただし発振状態を維持するために、タンク回路インピーダンスとの関係により電圧の位相差が加わり電圧の振幅ミスマッチが低減される。(b)では、位相ミスマッチの大きさに関係なくスイッチングが常に 90° 位相差ごとに繰り返される。ここでは発振状態を維持するために、電圧の振幅比が

1からずれることによって、電圧の位相ミスマッチが低減される。以上の考察より定常状態においても位相、振幅ともに若干のミスマッチが残ることが分かる。

3.2 提案型QVCの動作

図2で示したQVCOの動作を図4に示す。(a)は振幅のミスマッチがあった場合、(b)は位相にミスマッチがあった場合の各相の出力電圧とVCOのタンク回路

に流れる差動電流を示す．図3と同様に四つのフェーズに分けて考察する．(1)のフェーズでは M_{sw_in} と M_{cpl_qn} がONしている．ただし， M_{sw_in} のソース・ドレイン間電圧は M_{cpl_qn} と比較して小さいため，流れる電流は M_{cpl_qn} の方が大きくなる．同様に(2)，(3)，(4)のフェーズで各相が切り換わる．(a)では出力電圧振幅が大きいI相のVCOでは結合用トランジスタ $M_{cpl_}$ に電流が流れる時間が短くなるので差動電流の振幅が小さくなる．逆に出力電圧振幅が小さいQ相の差動電流は大きくなる．この効果により電圧に位相差が加わることなくミスマッチが低減されることが分かる．また電流の位相のずれは図3よりも小さい．(b)では図3と同様に 90° 位相差が保たれる．以上より提案するQVCOは従来型QVCOと比較して，I相とQ相で差動電流の振幅の割合を変化させることができるため，ミスマッチの低減効果が高くなる．

4. シミュレーション結果

本章では図1，図2のQVCOのシミュレーションによる解析結果を示す．設計は $0.25\mu\text{m}$ CMOS プロセスを用いて行い，発振周波数 1.4GHz ，電源電圧 1.5V ，消費電流 6mA とし，Current-limited領域で動作させた．トランジスタサイズは $W_{sw} + W_{cpl} = 200\mu\text{m}$ ， $L_{sw} = L_{cpl} = 0.25\mu\text{m}$ ， $W_{src} = 400\mu\text{m}$ ， $L_{src} = 1\mu\text{m}$ とした．

4.1 IQ出力の精度

QVCOのミスマッチによる影響を比較するために，4出力端子のうちの1端子とGND間にタンク回路のキャパシタンス(0.8pF)の5%の大きさのキャパシタを追加接続した．更に結合定数 $\kappa (= W_{cpl}/W_{sw})$ をパラメータとしてシミュレーションを行った結果を図5に示す．ここではIQ出力の精度を表す指標としてイメージリジエクト比(IMRR)を用いる．IMRRは式(1)のように振幅のミスマッチ A (振幅比)と位相のミスマッチ δ の精度によって決定される．

$$IMRR = 10 \log_{10} \left(\frac{1 + 2A \cos \delta + A^2}{1 - 2A \cos \delta + A^2} \right) \quad (1)$$

両タイプとも結合定数 κ が大きくなるとIMRRが改善されているが，提案型QVCOの方がこの効果が大きいことが分かる．例えば $\kappa=0.43$ の条件では従来型QVCOで 33.3dB ，提案型QVCOでは 38.8dB となり， 5.5dB だけIMRRが大きくなった(4.2でも示すように κ が大きくなると出力振幅，位相雑音が劣化するために，通常は $\kappa < 1$ に設定する)．




図5 結合定数 κ に対するIMRRの比較(タンク回路の5%のキャパシタを追加接続した場合)

Fig.5 IMRR versus the coupling factor for κ for a tank referred capacitor of 5%.




図6 タンク回路に追加接続したキャパシタンスに対するIMRR($\kappa=0.43$)

Fig.6 IMRR versus the tank referred capacitor for $\kappa=0.43$.

図6に $\kappa=0.43$ の条件において，追加接続したキャパシタの大きさに対するIMRRのシミュレーション結果を示す．キャパシタの値が大きくなるほどIMRRは劣化するが，提案型QVCOは常に従来型VCOと比較して 5.5dB 程度IMRRが向上していることが分かる．

4.2 出力振幅，位相雑音

図7に結合定数 κ に対する出力電圧の振幅と位相雑音($f_{offset} = 100\text{kHz}$)のシミュレーション結果を示す．データはすべて結合定数 κ が0の条件における値で正規化している．出力電圧の振幅は結合定数 κ が大きくなるほど小さくなり， $\kappa=0.43$ の条件で従来型QVCOで 0.58 ，提案型QVCOで 0.56 となった．これは結合定数 κ が大きくなるとタンク回路に流れる電流と出力電圧の位相関係が 0° からずれた状態で発振が持続するため，タンク回路に虚数項が現れてインピーダンスの絶対値が小さくなるからである．提案型QVCOは従来型QVCOよりも結合用トランジスタ M_{cpl} に流れる電流が大きいため，結合定数が同じ条件においては位




図7 結合定数 κ に対する振幅と位相雑音の劣化の関係
Fig. 7 Amplitude and phase noise degradations versus the coupling factor for κ .

相のずれが大きくなり振幅の劣化が大きくなる．位相雑音も結合定数 κ が大きくなるほど劣化し， $\kappa=0.43$ の条件で従来型 QVCO で 2.94 dB，提案型 QVCO で 3.42 dB だけ大きくなった．これはタンク回路に流れる電流と出力振幅との位相関係が 0° からずれることによりタンク回路の Q 値が小さくなり位相雑音が劣化するためである [13]．

5. む す び

本研究では二つの LC-VCO を結合させた Quadrature-coupled LC-VCO(QVCO) の IQ 出力の精度について解析を行った．QVCO を構成する二つの VCO のカレントソース用トランジスタを共有化した提案型 QVCO では，従来型 QVCO と比較して精度が向上し， $\kappa = 0.43$ の条件においてはイメージリジェクション比が 5.5 dB だけ大きくなることをシミュレーションにより確認した．また出力電圧振幅の劣化は 3.5%，位相雑音の劣化は 0.48 dB であった．設計は $0.25 \mu\text{m}$ CMOS プロセスを用いて行い，発振周波数 1.4 GHz，電源電圧 1.5 V，消費電流 6 mA であった．

謝辞 本研究は日本学術振興会未来開拓学術研究推進事業の援助のもとで行われた．

文 献

- [1] H. Hashemi and A. Hajimiri, "Concurrent multiband low-noise amplifiers theory, design and applications," IEEE Trans. Microw. Theory Tech., vol.50, no.1, pp.288–

301, Jan. 2002.

- [2] J.W. Archer, J. Granlund, and R.E. Mauzy, "A broadband VHF mixer exhibiting high image rejection over a multidecade baseband frequency range," IEEE J. Solid-State Circuits, vol.SC-16, pp.385–392, Aug. 1981.
- [3] M. Ugajin, J. Kodate, and T. Tsukahara, "A 1-V 2-GHz RF receiver with 49 dB of image rejection in CMOS/SIMOX," IEICE Trans. Fundamentals, vol.E85-A, no.2, pp.293–299, Feb. 2002.
- [4] 春岡正起, 洞木吉博, 松岡俊匡, 谷口研二, "GPS デュアルバンドイメージリジェクションミキサの LO 位相誤差補償に関する研究," 信学論 (C), vol.J86-C, no.11, pp.1177–1183, Nov. 2003.
- [5] F. Behbahani, Y. Kishigami, J. Leete, and A. Abidi, "CMOS mixers and polyphase filters for large image rejection," IEEE J. Solid-State Circuits, vol.36, pp.873–887, June 2001.
- [6] S. Navid, F. Behbahani, A. Fotowat, A. Hajimiri, R. Gaethke, and M. Delurio, "Level-locked loop: A technique for broadband quadrature signal generation," CICC Dig. Tech. Papers, pp.411–414, 1997.
- [7] P. Andreani, A. Bonfanti, L. Romano, and C. Samori, "Analysis and design of a 1.8-GHz CMOS LC quadrature VCO," IEEE J. Solid-State Circuits, vol.37, no.12, pp.1737–1740, Dec. 2002.
- [8] R. Aparicio and A. Hajimiri, "A noise-shifting differential colpitts VCO," IEEE J. Solid-State Circuits, vol.37, no.12, pp.1728–1736, Dec. 2002.
- [9] A. Rofougaran, J. Rael, M. Rofougaran, and A. Abidi, "A 900 MHz CMOS LC-oscillator with quadrature outputs," Proc. ISSCC 1996, pp.392–393, Feb. 1996.
- [10] M. Tiebout, "Low-power low-phase-noise differentially tuned quadrature VCO design in standard CMOS," IEEE J. Solid-State Circuits, vol.36, no.7, pp.1018–1024, July 2001.
- [11] A. M. ElSayed and M. I. Elmasry, "Low-phase-noise LC quadrature VCO using coupled tank resonators in a ring structure," IEEE J. Solid-State Circuits, vol.36, pp.701–705, April 2001.
- [12] D. Ham and A. Hajimiri, "Concepts and methods in optimization of integrated LC VCO's," IEEE J. Solid-State Circuits, vol.36, pp.896–909, June 2001.
- [13] P. Ven, J. Tang, D. Kasperkovitz, and A. Roermund, "An optimally coupled 5 GHz quadrature LC oscillator," Symposium on VLSI Circuits, pp.115–118, 2001.

(平成 16 年 5 月 11 日受付)