



Title	帯域可変G <sub>m</sub> -Cフィルタのチューニング技術に関する検討
Author(s)	田中, 智之; 井田, 司; 松岡, 俊匡 他
Citation	電子情報通信学会論文誌C. 2007, J90-C(7), p. 582-585
Version Type	VoR
URL	<a href="https://hdl.handle.net/11094/51707">https://hdl.handle.net/11094/51707</a>
rights	copyright©2007 IEICE
Note	

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

帯域可変  $G_m$ - $C$  フィルタのチューニング技術に関する検討

田中 智之<sup>†,††a)</sup> (学生員)      井田 司<sup>†</sup> (学生員)  
 松岡 俊匡<sup>†</sup> (正員)              谷口 研二<sup>†</sup> (正員)  
 檜原 弘樹<sup>†††</sup> (正員)

A Study on Tuning Technique for Variable Bandwidth  $G_m$ - $C$  Filter

Tomoyuki TANAKA<sup>†,††a)</sup>, Tsukasa IDA<sup>†</sup>, Student Members,  
 Toshimasa MATSUOKA<sup>†</sup>, Kenji TANIGUCHI<sup>†</sup>, and  
 Hiroki HIHARA<sup>†††</sup>, Members

<sup>†</sup> 大阪大学大学院工学研究科, 吹田市  
 Graduate School of Engineering, Osaka University, Suita-shi,  
 565-0871 Japan

<sup>††</sup> (株) シンセシス, 大阪市

Synthesis Corporation, 2-10-70 Namba-naka, Naniwa-ku,  
 Osaka-shi, 556-0011 Japan

<sup>†††</sup> NEC 東芝スペースシステム, 府中市

NEC TOSHIBA Space Systems, LTD., 10, Nisshin-cho, 1-

chome, Fuchu-shi, 183-8551 Japan

a) E-mail: t.tanaka@si.eei.eng.osaka-u.ac.jp

あらまし トランスリニアループ回路で構成した  $G_m$  コントロール回路で, OTA の電流量を変化させてカットオフ周波数を制御する  $G_m$ - $C$  帯域可変フィルタを提案する.  $0.25 \mu\text{m}$  CMOS プロセス ( $3.3 \text{ V}$  電源電圧) を用いて帯域可変フィルタ回路を試作し, 評価した.

キーワード  $G_m$  コントロール回路, トランスコンダクタンス,  $G_m$ - $C$  フィルタ, テール電流コントロール  
 1. まえがき

無線通信機器の普及と半導体プロセスの微細化に伴い多種多様な通信方式が利用されている. 集積回路でそれらの送受信回路を集積回路で実現する方法としては, 回路の特性を最大限に引き出せるようにそれぞれの周波数帯域に適合した回路が使用されている. しかし, 例えば無線 LAN や W-CDMA 等の周波数帯域の異なる通信方式をワンチップで実現すれば低コストとなるので, 近年, 複数帯域対応の受信チップの研究が盛んに行われている. 以下では, 複数周波数対応型のダイレクトコンバージョン受信システムを前提とした帯域可変フィルタ [1] ~ [5] を検討した.

$G_m$ - $C$  フィルタのカットオフ周波数は,  $G_m/C$  で決定される. 帯域可変を実現するには, 大きく 2 通りの方法が考えられる.  $C$  を固定し  $G_m$  を可変にする方法と,  $G_m$  を固定し  $C$  を可変にする方法である. 面積効率を考えると, 後者は容量を並列接続して帯域可変を実現するため不利である. 一方, 前者も OTA を




図 1 五次のバタワース型  $G_m$ - $C$  LPF 回路構成  
 Fig. 1 Schematic block diagram of 5th-order  $G_m$ - $C$  filter circuitry.

並列に接続し,  $G_m$  をスイッチ等で切り換える方法ではレイアウト面積が大きくなる [6]. したがって, 本論文では図 1 に示すように, 個々の OTA の電流量を可変にして帯域を変える方式を検討した. この電流可変 OTA 方式による  $G_m$ - $C$  フィルタの回路シミュレーションを行い [7], 試作, 評価を行った.

2. フィルタ回路構成

図 1 に示す五次のバタワース型  $G_m$ - $C$  ローパスフィルタに用いた OTA は, 図 2 に示す二つの差動入力段と二つのテール電流源からなるダブル MOS トランスコンダクタ [8] を使用した.

2.1 ダブル MOS トランスコンダクタ

図 2 の各入力段トランジスタ ( $M_{3-6}$ ) を流れる電流は,

$$I_3 = \frac{\beta}{2}(V_{inp} - V_{p1} - V_{th})^2, \tag{1}$$

$$I_4 = \frac{\beta}{2}(V_{inn} - V_{p1} - V_{th})^2, \tag{2}$$

$$I_5 = \frac{\beta}{2}(V_{inp} - V_{p2} - V_{th})^2, \tag{3}$$

$$I_6 = \frac{\beta}{2}(V_{inn} - V_{p2} - V_{th})^2, \tag{4}$$

で表される. ここで,  $\beta$  はトランスコンダクタンスパラメータで,  $V_{th}$  はしきい値電圧である. ここで, トランジスタのゲート寸法は一定とし,  $I_{out} = (I_3 + I_5) - (I_4 + I_6)$ ,  $V_{in} = V_{inp} - V_{inn}$  とすれば OTA の実効的な  $G_m$  ( $= G_{m,eff}$ ) は, 次式で表される.

$$G_{m,eff} = \frac{I_{out}}{V_{in}} = \beta(V_{p2} - V_{p1}), \tag{5}$$




図 2 OTA 及び  $G_m$  コントロール回路の回路図  
Fig.2 Tunable fully differential OTA and  $G_m$  control unit.

更に, M1, M2 のドレーン電流の二乗則の関係から,

$$\left(V_{CM} + \frac{\Delta V}{2} - V_{p1,2} - V_{th}\right)^2 + \left(V_{CM} - \frac{\Delta V}{2} - V_{p1,2} - V_{th}\right)^2 = \frac{2I_{1,2}}{\beta}, \quad (6)$$

が成り立つ.  $V_{CM} = (V_{inp} + V_{inn})/2$  はコモンモード電圧,  $\Delta V = V_{inp} - V_{inn}$  は入力電圧振幅,  $I_1, I_2$  は図 2 の M1, M2 を流れるドレーン電流である.

$$\Delta V \ll 2(V_{CM} - V_{p1,2} - V_{th}), \quad (7)$$

であれば,  $V_{p2} - V_{p1}$  は次式のように表せる.

$$V_{p2} - V_{p1} = \sqrt{\frac{I_1}{\beta}} - \sqrt{\frac{I_2}{\beta}} \quad (8)$$

式 (8) を式 (5) に代入すると, 次式のように, テール電流源をコントロールして  $G_{m,eff}$  を制御できることが分かる.

$$G_{m,eff} = \sqrt{\beta}(\sqrt{I_1} - \sqrt{I_2}), \quad (9)$$

$$= \sqrt{\beta} \frac{I_1 - I_2}{\sqrt{I_1} + \sqrt{I_2}}. \quad (10)$$

$G_{m,eff}$  の制御法として  $I_1, I_2$  のテール電流源を制御して式 (10) の分母を一定 ( $\sqrt{I_1} + \sqrt{I_2} = P_1$ ) にする方法を検討する. ここで OTA の消費電流はテール電流源の和で決定され  $I_1 + I_2 = I_{total}$  とすると,

$$I_{total} = \frac{1}{2} \left( P_1^2 + \frac{G_{m,eff}^2}{\beta} \right), \quad (11)$$

となる. このように  $P_1$  が一定となり消費電流の上限が決定した条件 ( $I_1 + I_2 < (\sqrt{I_1} + \sqrt{I_2})^2$ ) で,  $I_1$  と  $I_2$  の電流差に比例した  $G_{m,eff}$  が決定する.  $I_1$  と  $I_2$  はそれぞれ  $V_{G1}$  と  $V_{G2}$  で調整し, 所望の  $G_{m,eff}$  を得る.

## 2.2 $G_m$ コントロール回路

$G_m$  コントロール回路はトランスリニアループ回路 [9], [10] を用いて設計した. 図 2 中の M11-M14 のトランジスタが飽和特性領域で動作することから, 式 (12) が成り立つ.

$$\sqrt{\frac{2I_{11}}{\beta_{11}}} + \sqrt{\frac{2I_{12}}{\beta_{12}}} = \sqrt{\frac{2I_{13}}{\beta_{13}}} + \sqrt{\frac{2I_{14}}{\beta_{14}}}, \quad (12)$$

定電流  $I_a, I_b$  によって M13, M14 のドレーン電流が固定される. 更に PMOS と NMOS の  $\beta$  を素子のサイズ比で調整すると, 式 (12) の左辺は,

$$\sqrt{I_{11}} + \sqrt{I_{12}} = P_2 (\text{一定}) \quad (13)$$

となる. M12 を流れる電流はそのまま M15 を流れ, 更に M11 及び M15 のゲートを M1, M2 のゲート端子に接続すると, OTA のテール電流源  $I_1, I_2$  に式 (13) と類似の関係が成り立つ. 更に式 (14) のように M1, M2 と M11, M15 の MOS トランジスタのサイズ比を  $m$  倍にすると  $G_{m,eff}$  は  $\sqrt{m}$  倍される (式 (15)).

$$(W_{11,15}/L_{11,15}) = m(W_{1,2}/L_{1,2}) \quad (14)$$

$$G_{m,eff} \propto \frac{\sqrt{m}(I_1 - I_2)}{P_2}. \quad (15)$$

このように用いるトランジスタのサイズ比を変えて, 可変帯域幅を広げることができる.

## 2.3 フィルタ構成

本研究では, 一次と二つのバイカッドからなる五次のバターワース・フィルタを設計した (図 1). 五次のフィルタを構成する 10 個の OTA に対して,  $G_m$  コントロール回路からの出力 ( $V_{G1}, V_{G2}$ ) をそれぞれ接続する.

また, 製造ばらつきをチューニングするため, 低次ダミーフィルタにリファレンスクロックを入力し  $G_m/C$  を調整する周波数チューニング回路を用いた [11], [13].

## 3. 評価結果

シングルポリシリコン 0.25  $\mu\text{m}$  CMOS プロセス (3.3 V 電源電圧) を用いてフィルタ回路の試作を行った. 図 3 はチップ写真である. フィルタ回路, テール電流コントロール回路及び周波数チューニング回路を含めた占有面積は, 0.98  $\text{mm}^2$  となった.

図 4(a) にコントロール電圧 ( $V_{ctrl}$ ) によるフィルタの周波数特性を示す. 差動入力にはバラントランスを用い, スペクトルアナライザ HP3588 A で, 周波数特性の変化を評価した. カットオフ周波数の可

表 1 フィルタの性能及び比較  
Table 1 Performance summary.

	[2]	[3]	[12]	This work
Technology	0.18- $\mu\text{m}$ CMOS	0.25- $\mu\text{m}$ CMOS	0.8- $\mu\text{m}$ CMOS	0.25- $\mu\text{m}$ CMOS
Supply voltage	1.8 V	2.5 V	1.8 V	3.3 V
Power consumption	10 mW - 15 mW <sup>(a)</sup>	120 mW <sup>(c)</sup>	1.73 mW <sup>(e)</sup>	19 mW - 75 mW
Power / OTA	0.45 mW - 0.68 mW <sup>(a)</sup>	7.5 mW <sup>(c)</sup>	0.25 mW <sup>(e)</sup>	1.9 mW - 7.5 mW
Filter type	6 <sup>th</sup> -order Elliptic	7 <sup>th</sup> -order Equiripple	3 <sup>th</sup> -order Elliptic	5 <sup>th</sup> -order Butterworth
Cutoff frequency	1.5 MHz - 12 MHz	30 MHz - 120 MHz	50 kHz - 2.1 MHz	550 kHz - 34 MHz
Tuning range ( $f_{max}/f_{min}$ )	8	4	42	> 60
IIP3	7.2 dBm-9.3 dBm <sup>(a)</sup>	N/A <sup>(d)</sup>	N/A <sup>(f)</sup>	4.0 dBm-9.0 dBm
Output noise	170 nV/ $\sqrt{\text{Hz}}$ (@ 10 MHz) <sup>(b)</sup>	N/A	840 nV/ $\sqrt{\text{Hz}}$ (@ 1 kHz)	375 nV/ $\sqrt{\text{Hz}}$ (@ 100 kHz)
Chip area	0.83 mm <sup>2</sup>	0.23 mm <sup>2</sup>	1.0 mm <sup>2</sup>	0.98 mm <sup>2</sup>

- (a) cutoff frequency range is 2 MHz to 10 MHz.
- (b) calculated from SFDR and IIP3 (SFDR = 41 dB, IIP3 = 9.3 dBm @10 MHz).
- (c) cutoff frequency is 120 MHz.
- (d) THD value is -50 dB @200 mV<sub>pp</sub>.
- (e) at nominal tuning.
- (f) THD value is -55.4 dB @300 mV<sub>pp</sub>.





図 3  $G_m$ -C フィルタの写真  
Fig.3 Microphotograph of  $G_m$ -C filter.

変範囲は、550 kHz ~ 34 MHz で、消費電力はカットオフ周波数が低い場合 ( $f_{min} = 550$  kHz) は 19 mW, 高い場合 ( $f_{max} = 34$  MHz) は 75 mW となった。更に、信号発生器 Tektronix AWG 2021 からの周波数 31.3 MHz と 32.5 MHz (周波数オフセット 1.2 MHz) の信号をカットオフ周波数を 34 MHz に設定したフィルタに入力し、スペクトルアナライザで三次相互変調ひずみ特性を測定した。入力三次インターセプトポイント (IIP3) は 4.0 dBm となった (図 4 (b))。一方、カットオフ周波数を 3 MHz に設定した場合、IIP3 は 9.0 dBm となった。


表 1 に、設計したフィルタの性能と他文献の性能をまとめた。

#### 4. む す び

帯域可変  $G_m$ -C フィルタを 0.25  $\mu\text{m}$  CMOS プロセスで設計、試作及び評価した。OTA にはダブル MOS トランジスタ構成を用い、その電流を制御するためにトランスリニアループ構成の  $G_m$  コントロール回路を用いた。この二つのテール電流量を制御する方式



(a)



(b)

図 4 (a) 周波数特性, (b) 三次相互変調ひずみ特性の測定結果

Fig.4 Measured (a) frequency response and (b) intermodulation distortion of  $G_m$ -C filter.

の  $G_m$  コントロール回路は、消費電流に制約を与えられる特徴がある。試作したフィルタは、可変帯域幅が 550 kHz ~ 34 MHz であり、1 けた以上の可変幅を実現した。 $G_m$  コントロール回路と OTA の MOS トランジスタのサイズ比を変えて、更に広域化することも可能である。

文 献

- [1] S. Hori, T. Maeda, H. Yano, N. Matsuno, K. Numata, N. Yoshida, Y. Takahashi, T. Yamase, R. Walkington, and H. Hida, "A widely tunable CMOS Gm-C filter with a negative source degeneration resistor transconductor," Proc. ESSCIRC 2003, pp.449-452, 2003.
- [2] S. Hori, T. Maeda, N. Matsuno, and H. Hida, "Low-power widely tunable Gm-C filter with an adaptive DC-blocking, triode-biased MOSFET transconductor," Proc. ESSCIRC 2004, pp.99-102, 2004.
- [3] G. Bollati, S. Marchese, M. Demicheli, and R. Castello, "An eighth-order CMOS low-pass filter with 30-120 MHz tuning range and programmable boost," IEEE J. Solid-State Circuits, vol.36, no.7, pp.1056-1066, July 2001.
- [4] D. Chamla, A. Kaiser, A. Cathelin, and D. Belot, "A multi-mode continuously-tunable lowpass filter for Zero-IF mobile applications," Proc. ESSCIRC 2004, pp.95-98, 2004.
- [5] D. Chamla, A. Kaiser, A. Cathelin, and D. Belot, "A Gm-C low-pass filter for Zero-IF mobile applications with a very wide tuning range," IEEE J. Solid-State Circuits, vol.40, no.7, pp.1443-1450, July 2005.
- [6] S. Pavan, Y.T. Tsvividis, and K. Nagaraj, "Widely programmable high-frequency continuous-time filter in digital CMOS technology," IEEE J. Solid-State Circuits, vol.35, no.4, pp.503-511, April 2000.
- [7] T. Tanaka, S. Cha, S. Shimizu, T. Ida, H. Ishihara, T. Matsuoka, K. Taniguchi, A. Sugimori, and H. Hihara, "A widely tunable Gm-C filter using tail current offset in two differential pairs," Proc. IEEE ISCAS, pp.812-815, Kobe, Japan, May 2005.
- [8] Z. Czarnul and N. Fujii, "Highly-linear transconductor cell realized by double MOS transistor differential pairs," Electron. Lett., vol.26, no.21, pp.1819-1821, Oct. 1990.
- [9] E. Seevinck and R.J. Wiegink, "Generalized translinear circuit principle," IEEE J. Solid-State Circuits, vol.26, no.8, pp.1098-1102, Aug. 1991.
- [10] S. Sakurai and M. Ismail, Low-Voltage CMOS Operational Amplifiers, Theory, Design and Implementation, Kluwer Academic Publishers, 1995.
- [11] J. Silva-Martinez, M.S.J. Steyaert, and W. Sansen, "A 10.7-MHz 68-dB SNR CMOS continuous-time filter with on-chip automatic tuning," IEEE J. Solid-State Circuits, vol.27, no.12, pp.1843-1853, Dec. 1992.
- [12] J.A. De Lima and C. Dualibe, "A linearly tunable low-voltage CMOS transconductor with improved common-mode stability and its application to Gm-C filters," IEEE Trans. Circuits Syst. II, vol.48, no.7, pp.649-660, July 2001.
- [13] D. Johns, K. Martin, and K.W. Martin, Analog Integrated Circuit Design, John Wiley & Sons, 1996.

(平成 19 年 1 月 11 日受付, 2 月 13 日再受付)