

Title	粒界特性制御による電子セラミックス素子の高性能化と新規機能開発に関する研究
Author(s)	廣瀬, 左京
Citation	大阪大学, 2013, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/59966">https://hdl.handle.net/11094/59966</a>
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈a href="https://www.library.osaka-u.ac.jp/thesis/#closed"〉</a> 大阪大学の博士論文について <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">〈/a〉</a> をご参照ください。

***Osaka University Knowledge Archive : OUKA***

<https://ir.library.osaka-u.ac.jp/>

Osaka University

氏名	ひろせ 左京 廣瀬 左京
博士の専攻分野の名称	博士(工学)
学位記番号	第 26204 号
学位授与年月日	平成25年3月25日
学位授与の要件	学位規則第4条第1項該当 工学研究科マテリアル生産科学専攻
学位論文名	「粒界特性制御による電子セラミックス素子の高性能化と新規機能開発に関する研究」 Improvement of Electrical Properties and Reliability and Development of New Function in Electroceramics by Grain-Boundary Engineering
論文審査委員	(主査) 准教授 小俣 孝久 (副査) 教授 掛下 知行 教授 中谷 亮一 九州大学大学院総理工学府教授 大橋 直樹

## 論文内容の要旨

本論文は、電子セラミックスの粒界機能に着目し、粒界とその近傍の電気特性を直接評価する技術、粒界特性を制御することによるバリスタ素子の高性能化および新規な機能を有する素子の開発について研究したものである。

第1章では、本研究の背景と目的、第2章では、本研究で使用した積層チップ形状の電子セラミック素子の作製方法について述べた。

第3章では、微粒化された電子セラミックス素子の粒界とその近傍の局所電気特性を評価する技術として走査表面ポテンシャル法に着目し、小型低電圧積層チップバリスタの粒界障壁に印加された電圧を表面ポテンシャルとして計測、可視化する技術の研究について述べ、障壁の形成状態や局所電気特性を直接的に観察する手法を開発した。

第4、5章では、バリスタ材料として一般的なPr系およびBi系ZnO材料を使用して小型低電圧積層チップバリスタを作製し、静電気に対する耐性、特性劣化挙動について研究し、Pr系ZnO材料がBi系ZnO材料より圧倒的に高い静電気耐性を示すことを明らかにした。材料組成に起因する静電気耐性の違いの原因を明らかにすべく、第3章で開発した手法を用い静電気により劣化した障壁を直接観察し、Bi系、Pr系ZnOバリスタともに静電気により粒界障壁が非対称に劣化し、Bi系ZnOバリスタでは電極界面のショットキー障壁も劣化していることを明らかにした。また粒界障壁のパルス応答性を研究し、粒界準位が静電気印加後の粒界障壁の緩和速度を律すること、Bi系ZnOバリスタ材料では粒界障壁が静電気の高速パルス電圧に応答しきれず障壁でのエネルギーの吸収が生じるため劣化が発生していることを明らかにした。これらの知見に基づき、高性能な材料の設計指針を提案し、高い静電気耐性を有する0603サイズの低電圧積層チップバリスタの開発に成功した。

第6、7章では、粒界特性の制御により新しい機能を開発すべく、La置換SrTiO<sub>3</sub>セラミックスを研究し、次世代不揮発性メモリーの動作原理として期待される巨大抵抗スイッチング・メモリー特性をバルクセラミックスデバイスで発現させることに世界で初めて成功し、薄膜デバイスと同等の大きな抵抗変化を達成した。抵抗スイッチングは主に粒界の抵抗が変化することで発現し、ジュール熱が抵抗スイッチングに強く関与していることを見出した。熱刺激電流などの測定から、抵抗スイッチング現象は酸素欠陥への電子捕獲や欠陥のマイグレーションにより発現していることを明らかにし、高電界とジュール熱により粒界近傍の空間電荷分布が変化し、粒界抵抗が変化するメカニズムを提案した。

第8章では本論文の意義と成果を総括し、その波及成果について述べた。

## 論文審査の結果の要旨

近年、小型通信端末をはじめとする電子ききや家庭用電気製品等の発展・進歩がめざましく、機器の高性能化、小型軽量化が進められており、セラミックスで構成される電子部品にも、更なる小型化、高性能化や新しい機能の付与が強く求められている。本論文は、電子セラミックスの粒界機能に着目し、粒界やその近傍の電気特性の評価技術、粒界特性の制御による既存素子の高性能化と新規機能の創成について研究したものであり、主な成果は以下のとおりである。

- (1) 微粒化された電子セラミックス素子の粒界とその近傍の局所電気特性を評価する技術として走査表面ポテンシャル法に着目し、小型低電圧積層チップバリスタの粒界障壁に印加された電圧を、表面ポテンシャルとして計測、可視化することで、障壁の形成状態や局所電気特性を直接的に評価する手法を世界に先駆けて開発している。
- (2) バリスタ材料として一般的なPr系およびBi系ZnO材料を対象として、小型低電圧積層チップバリスタの静電気に対する耐性ならびに特性劣化挙動について研究し、Pr系ZnO材料がBi系ZnO材料より圧倒的に高い静電気耐性を示すこと、Bi系、Pr系ZnOバリスタともに静電気により粒界障壁が非対称に劣化すること、Bi系ZnO材料では静電気により電極界面のショットキー障壁の劣化も生じることを明らかにしている。さらに、Bi系ZnO材料がPr系ZnO材料より静電気耐性に劣るのは、Bi系ZnOバリスタ材料の粒界障壁は静電気の高速パルス電圧への応答性が低いため、粒界障壁でエネルギー吸収が生じることが原因であることを明らかにしている。これらの知見を基に、高性能な材料の設計指針を提案し、高い静電気耐性を有する0603サイズの低電圧積層チップバリスタの開発に成功している。
- (3) La置換SrTiO<sub>3</sub>セラミックスにおいて粒界特性を制御し、次世代不揮発性メモリーの動作原理である巨大抵抗スイッチング・メモリー特性が発現することを世界で初めて見出し、セラミックス素子でありながら薄膜素子と同等の大きな抵抗変化を実現している。この抵抗変化現象にはジュール熱が強く関与しているという視点から研究を進め、抵抗スイッチング現象は酸素欠陥への電子捕獲や欠陥のマイグレーションに起因することを明らかにし、高電界とジュール熱による酸素欠陥への電子捕獲や欠陥のマイグレーションによる、粒界近傍の空間電荷分布の変化により発現するという機構を提案している。

以上のように本論文は、電子セラミックスにおける粒界特性がその機能に及ぼす効果に関し重要な知見を提示しており、今後の電子セラミックスの高性能化や新規機能の開発に資するだけでなく、材料工学の発展に寄与するところが大きい。よって本論文は博士論文として価値あるものと認める。