



Title	ASIPを用いた組込みシステムの小型化および低エネルギー化手法に関する研究
Author(s)	濱邊, 崇
Citation	大阪大学, 2012, 博士論文
Version Type	
URL	https://hdl.handle.net/11094/60001
rights	
Note	著者からインターネット公開の許諾が得られていないため、論文の要旨のみを公開しています。全文のご利用をご希望の場合は、 ＜a href="https://www.library.osaka-u.ac.jp/thesis/#closed">https://www.library.osaka-u.ac.jp/thesis/#closed >大阪大学の博士論文について をご参照ください。

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

氏名	はまべ 崇
博士の専攻分野の名称	博士（情報科学）
学位記番号	第 25574 号
学位授与年月日	平成24年6月5日
学位授与の要件	学位規則第4条第1項該当 情報科学研究科情報システム工学専攻
学位論文名	ASIPを用いた組込みシステムの小型化および低エネルギー化手法に関する研究
論文審査委員	(主査) 教授 今井 正治 (副査) 教授 尾上 孝雄 教授 藤原 融 准教授 武内 良典

論文内容の要旨

ASIP (Application Specific Instruction-set Processor) は演算性能の向上と消費エネルギーの削減を両立するプロセッサとして注目され、特にエネルギーあたりの演算性能が要求される携帯型組込みシステムに搭載されている。しかし、ASIPの設計のためには、アプリケーションに応じて適切な命令セット・アーキテクチャやメモリアーキテクチャなど、さまざまな項目における設計空間探索が必要となり、アプリケーションに最適なASIPの設計は困難である。本論文では、ASIPを用いた組込みシステムの小型化および低エネルギー化手法について有効な設計手法を提案する。

最初に、メモリの構成およびデータ配置に着目した小型化手法として、実数の表現方式としてブロック浮動小数点表現を用いるシステムにおいて、適切なデータ配置とメモリサイズの最小化を行う手法を提案する。ブロック浮動小数点表現システムでは、データ配置は演算結果の誤差や演算速度に影響する。演算の誤差による影響はデータのビット長とトレードオフ関係にあり、データのビット長を増すことにより演算の誤差による影響を削減することは可能であるが、データメモリのサイズが増大する。そこで、このトレードオフを考慮して、適切なデータ配置により最小限のデータメモリサイズで誤差を許容範囲内に収める手法を提案する。提案手法は、データの選択と移動を繰り返す発見的アルゴリズムにより、データメモリサイズが最小となるデータ配置を求める。評価実験では、提案手法を用いてデータを配置することによりデータメモリのサイズを削減できことを確認することにより、提案手法が有効であることを確認した。

次に、命令セットに着目した低エネルギー化手法として、無線通信機能を備えた小型低エネルギー組込みシステムのための消費エネルギーの少ない命令セット・アーキテクチャを提案する。通信環境により適切な符号化方式が異なるため、伝送誤り率が低い環境と高い環境について、2種類のプロセッサの命令セット・アーキテクチャを提案する。まず、伝送誤り率が低い環境のために、拡大ハミング符号処理に適したプロセッサの命令セット・アーキテクチャを提案する。提案する命令セット・アーキテクチャを用いることにより、拡大ハミング符号を少ない消費エネルギーで処理することができ、かつ符号長の変更に対して柔軟に対応できる。評価実験では、汎用プロセッサを用いて実装した場合と比較して、実行サイクル数と消費エネルギーが大幅に削減されることを確認した。次に、伝送誤り率が高い環境のために、リード・マラー符号処理に適したプロセッサの命令セット・アーキテクチャを提案する。提案する命令セット・アーキテクチャはさまざまな誤り耐性のリード・マラー符号を効率的に処理することができる。評価実験では、汎用プロセッサを用いて実装した場合と比較して、実行サイクル数と消費エネルギーが大幅に削減されることを確認した。

本論文は、ASIP (Application Specific Instruction-set Processor) を用いた組込みシステムの小型化および低エネルギー化手法を提案している。

ASIP (特定領域向け命令セットプロセッサ) は演算性能の向上と消費エネルギーの削減を両立するプロセッサとして注目され、特にエネルギーあたりの演算性能が要求される携帯型組込みシステムに搭載されることが期待されている。しかしながら、小型かつ低エネルギーのASIPを設計するには、アプリケーションに応じた適切な命令セット・アーキテクチャやメモリアーキテクチャなど、さまざまな項目における設計空間探索が必要となり、これまでASIPの設計は設計者の経験に頼っている場合が多かった。

本論文では、最初に、システムのメモリの構成およびデータ配置に着目したシステムの小型化手法として、適切なデータ配置とメモリサイズの最小化を行う手法を提案している。使用したブロック浮動小数点表現システムでは、データ配置は演算結果の誤差や演算速度に影響を与える。演算の誤差による影響はデータのビット長とトレードオフ関係にあり、データのビット長を増すことにより演算の誤差による影響を削減することは可能であるが、データメモリのサイズが増大する。そこで、このトレードオフを考慮して、適切なデータ配置により最小限のデータメモリサイズで誤差を許容範囲内に収める手法を提案した。提案手法は、データの選択と移動を繰り返す発見的アルゴリズムにより、データメモリサイズが最小となるデータ配置を求めた。

次に、命令セット選択に着目した低エネルギー化手法として、無線通信機能を備えた小型低エネルギー組込みシステムのための消費エネルギーの少ない命令セット・アーキテクチャを提案している。伝送誤り率が異なる環境下での使用を考慮し、2種類の符号に対してプロセッサの命令セット・アーキテクチャを提案している。まず、伝送誤り率が低い環境で用いる拡大ハミング符号処理に適したプロセッサの命令セット・アーキテクチャを提案している。拡大ハミング符号化復号処理を符号の再配置と規則性の高い演算を組合せることにより効率良く計算する手法とその他の命令セットを提案し、RISC命令のみで実装した場合と比較して、実行サイクル数と消費エネルギーが大幅に削減されることを示した。次に、伝送誤り率が高い環境で用いるリード・マラー符号化復号処理を再帰的規則性の高い行列演算に分解し、その演算を効率良く計算する命令セットを提案、RISC命令のみで実装した場合と比較して実行サイクル数と消費エネルギーが大幅に削減されることを示した。本研究は、ASIPを用いた組込みシステムの小型化および低エネルギー化設計に関する実用的研究であり、ASIPを用いた組込みシステム設計手法に寄与するものである。したがって、本論文を博士（情報科学）の学位論文として価値のあるものと認める。