



Title	強磁性ホイスラー合金/Ge素子を用いたn-Ge中のスピノ緩和機構の解明とデバイス応用に関する研究
Author(s)	藤田, 裕一
Citation	大阪大学, 2017, 博士論文
Version Type	
URL	<a href="https://hdl.handle.net/11094/67165">https://hdl.handle.net/11094/67165</a>
rights	
Note	やむを得ない事由があると学位審査研究科が承認したため、全文に代えてその内容の要約を公開しています。全文のご利用をご希望の場合は、<a href=" <a href="https://www.library.osaka-u.ac.jp/thesis/#closed">https://www.library.osaka-u.ac.jp/thesis/#closed</a> ">大阪大学の博士論文について</a>をご参照ください。

*The University of Osaka Institutional Knowledge Archive : OUKA*

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

## 論文内容の要旨

氏名 ( 藤田 裕一 )	
論文題名	強磁性ホイスラー合金/Ge素子を用いたn-Ge中のスピンドル緩和機構の解明とデバイス応用に関する研究
論文内容の要旨	
<p>次世代の半導体チャネル材料として期待されているゲルマニウム (Ge) とスピントロニクス技術を融合した革新的デバイスであるGeチャネルスピンドルMOSFETを実現するためには、その要素技術であるGe中への電気的なスピンドル注入・輸送・検出(スピンドル伝導)技術と低温ゲートスタック構造の形成、およびGe中のスピンドル緩和機構の解明が必要不可欠である。本研究では、強磁性ホイスラー合金として知られる<math>\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}</math>(CFAS)をスピンドル注入源として用いたCFAS/n型Ge(n-Ge)素子を作製する技術を開発し、それを用いて信頼性の高いスピンドル伝導現象の観測と、スピンドル寿命(<math>\tau_s</math>)などのキーパラメータを抽出することに成功した。また、スピンドル緩和現象に関する考察から、これまで議論されていたElliott-Yafet(EY)機構をベースとしたスピンドル緩和機構では説明ができないことを明らかにした。さらに、GeチャネルスピンドルMOSFET実現に向けた要素技術として、高磁気抵抗(MR)比を得るために指針と低温ゲートスタック構造を形成するために重要となるプロセス指針について明らかにした。</p>	
<p><b>強磁性ホイスラー合金/n-Ge界面を介した電気的スピンドル注入</b></p> <p>n-Geへの高効率かつ安定した電気的スピンドル注入・検出を実証するために、非化学両論組成蒸着法を用いた分子線エピタキシー法を独自に開発し、高品質なCFAS/Ge(111)ヘテロ構造を作製することに成功した。また、極薄Si層を用いたPデルタドーピング法を用いることで、CFAS/n-Ge界面のショットキートンネル伝導特性を安定化した。この強磁性電極構造を用いて横型スピンドルバルブ素子を作製し、非局所磁気抵抗測定とHanle効果測定によりn-Ge中のスピンドル伝導を電気的に検出することに成功した。観測されたスピンドル信号の大きさは従来よりも約40倍増大したものであり、室温(295K)でも信号を取得することができた。</p>	
<p><b>n-Ge中のスピンドル緩和機構の解明</b></p> <p>非局所スピンドル信号強度と強磁性電極間隔の関係および非局所Hanle曲線の解析により、n-Geのスピンドル寿命(<math>\tau_s</math>)を見積った。<math>\tau_s</math>のキャリア濃度(<math>n</math>)依存性を詳細に調査した結果、低温領域(<math>T &lt; \sim 130</math> K)ではドナー不純物誘起の谷間スピンドル反転散乱が支配的なスピンドル散乱要因であることを見出した。また、高温領域(<math>T &gt; \sim 130</math> K)の<math>\tau_s</math>の変化は、前述のドナー不純物誘起のスピンドル散乱に加えて、フォノン誘起の谷間スピンドル反転散乱が大きく寄与していることを明らかにした。以上のようなスピンドル緩和機構は、従来議論されてきたEY機構とは異なるものであり、室温における<math>\tau_s</math>向上のための指針として、歪み印加による谷間スピンドル散乱の抑制効果を検証することが有効であると提案される。</p>	
<p><b>n-GeチャネルスピンドルMOSFET実現に向けた要素技術について</b></p> <p>n-GeチャネルスピンドルMOSFET実現に向けて、局所磁気抵抗測定を行うことで得られる不揮発メモリ効果の出力のパラメータである磁気抵抗(MR)比の増大が重要である。低い接合抵抗×面積(RA)の素子であるメリットはあるものの、MR比が0.1%以下であるという課題が見つかり、印加バイアス下での電極のスピンドル偏極率の変化が主な原因であることが判った。今後は、CFAS/Ge界面の高品質化による高スピンドル偏極率の実現が鍵となる。また、低温ゲートスタック構造を形成するためには、CFASソース・ドレイン電極の加工プロセスによるGeチャネル層のダメージの低減が重要であることを見出した。ダメージを除去するプロセスを開発し、スピンドルMOSFET動作へつなげる必要があることを示した。</p>	
<p>以上の成果は、n-GeチャネルスピンドルMOSFETの基礎となる電気的スピンドル注入・伝導・検出、n-Ge中のスピンドル緩和機構の解明、およびスピンドルMOSFET形成における微細加工プロセスに関する先駆的研究であり、室温で高性能に動作するn-GeチャネルスピンドルMOSFETの実現に向けた重要な指針を示すものである。</p>	

## 論文審査の結果の要旨及び担当者

	氏　名　(　藤田　裕一　)	
	(職)	氏　名
論文審査担当者	主　查　　教　授	浜屋 宏平
	副　查　　教　授	中村 芳明
	副　查　　教　授	阿部 真之
	副　查　　准教授	服部 公則

### 論文審査の結果の要旨

本論文は、革新的低消費電力デバイスとして期待されるスピニMOSFETの実現に向けて、その半導体チャネル層に次世代の高移動度半導体「ゲルマニウム(Ge)」を有する素子構造を実現するための基礎研究を行っている。具体的には、キャリアが電子であるn-Geにおける高信頼性の電気的スピニ注入・輸送・検出・操作の実証、これまで未解明であったn-Ge中のスピニ緩和機構の解明、応用上重要である高磁気抵抗(MR)比を得るための指針探索、および低温形成ゲートスタック技術開発といったスピニMOSFET構造を設計する上で重要な学理と要素技術を明確にすることを目的としている。藤田氏は先ず、ハーフメタル特性が期待される強磁性ホイスラー合金  $\text{Co}_2\text{FeAl}_x\text{Si}_{1-x}$  (CFAS) に注目し、種々の技術を組み合わせた独自のCFAS/Geヘテロ界面を作製することに成功した。また、この界面を用いたスピニ注入技術を確立することで、世界初となるゲルマニウム素子中の室温スピニ信号の観測に成功するとともに、n-Ge中のスピニ緩和物理の詳細を明らかにしている。さらに、磁気抵抗比の増大やゲートスタック構造作製技術に関する議論を行い、応用上重要となる指針を提示することで、Geを用いたスピニMOSFET実現への道を開拓したと考えられる。

本論文は5章から構成されている。第1章では序論及びGeエレクトロニクスの現状、Geスピントロニクスへの期待、Ge中のスピニ緩和現象の現状（先行研究）が紹介されている。ここでは、未だにGeへの信頼性の高いスピニ注入技術すら開発途上であるという現状を述べている。第2章では、高いスピニ注入効率が期待されるCFASを低温分子線エピタキシー法で作製する技術の開発から、そのスピニ注入電極を用いた横型素子においてスピニ信号強度の増大と、スピニ信号を室温付近まで観測することに成功している。この新構造素子において、非局所4端子測定法を用いたハーン効果という現象を250 K付近まで観測したことでも大きな成果と言える。第3章では、まず低温領域( $T < \sim 130$  K)において、n-Ge中の不純物濃度とスピニ信号の減衰長の関係を調査し、得られた実験結果が従来の理論では定量的に説明できないことを述べており、最近の理論を用いて解析した結果から、低温領域( $T < \sim 130$  K)での実験結果はドナー不純物誘起の谷間スピニ反転散乱が主たるスピニ散乱要因であることを見出している。また、高温領域( $T > \sim 130$  K)のスピニ緩和は、前述のドナー不純物誘起のスピニ散乱に加えて、フォノン誘起の谷間スピニ反転散乱が大きく寄与していることを明らかにしている。このように、n-Ge中のスピニ緩和現象を低温から室温付近まで明確にしたことは、デバイス設計指針を提示することに繋がるため、極めて重要な成果と言える。第4章では、不揮発メモリ効果の出力のパラメータであるMR比が目標値の3桁以下であるという課題が、バイアス電圧印加中のスピニ偏極率の減少であるという一つの起源を明らかにしている。また、低温形成ゲートスタック構造を実現するためには、CFASソース・ドレイン電極の加工プロセス中に入るGeチャネル層のダメージを低減することが重要であると見出しており、これはデバイスの微細加工技術の重要性を提示するものである。第5章では、研究の総括と今後の展望が述べられており、これまでの成果を基にn-GeスピニMOSFET実現に向けた課題や検討すべき事項がまとめられている。特に、スピニ緩和機構の解明から、伝導帯の谷構造の縮退を解くことが重要であるという提案に関しては、今後の技術開発の重要な指針を与えるものである。

平成29年8月10日に審査担当者と藤田氏で審査委員会を開催し、藤田氏に上記の博士論文の内容に関する説明を行わせた後、質疑・討論及び口頭試問を行った。論文の内容は世界的にも独自性の高い極めて優れた内容を有していること、実験技術やその性能向上への取り組みは先進性と新規性に富んでいること、研究業績は十分であることを確認した。また、藤田氏は質疑においても本分野における十分な物理的知見を有しており、広範な知識と深い理解を有していることが確認できた。よって、本論文は博士（工学）の学位論文として十分な価値があるものと認めるに至った。