



Title	A High-speed NDN Forwarding Engine on a Commercial Off-the-shelf Computer
Author(s)	武政, 淳二
Citation	
Issue Date	
Text Version	ETD
URL	https://doi.org/10.18910/72593
DOI	10.18910/72593
rights	
Note	

Osaka University Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/repo/ouka/all/>

論文内容の要旨

氏名 (武政 淳二)	
論文題名	A High-speed NDN Forwarding Engine on a Commercial Off-the-shelf Computer (高速な汎用計算機ベースの NDN フォワーディングエンジン実装)
論文内容の要旨	
<p>マルチコア CPU や高速なネットワーク技術の進展に伴い、汎用計算機上でプロトコル処理を実装したソフトウェアルータへの期待が高まっている。ソフトウェアルータ上で高速なパケット転送を実現するための技術は IP ルータを対象として、これまで多数研究されてきた。とりわけ、コンパクトな Static Random Access Memory (SRAM) へ Forwarding Information Base (FIB) を格納することが課題であり、トライ木などのコンパクトなデータ構造で FIB を設計することで解決してきた。</p> <p>一方、次世代のインターネットアーキテクチャ候補の一つである Named Data Networking (NDN) の出現に対して、IP の分野で得られた知見をふまえて同様の研究がなされてきた。しかし、IP と比較し、NDN では名前プレフィックスの数が多いため、FIB のサイズが大きく、また、キャッシュやステートを記録するテーブルも必要である。したがって、NDN のデータ構造を SRAM だけでなく低速な Dynamic Random Access Memory (DRAM) にも配置する必要がある。また、NDN では、IP にはなかった、キャッシュやステートの管理が高負荷な処理を必要とする。これらのことから、IP で得られた研究成果をそのまま活用することは難しく、NDN ソフトウェアルータの高速化の課題は未だ残っている。</p> <p>これに対し、本博士論文では、汎用計算機プラットフォームを対象に、以下の手順で高速な NDN ソフトウェアルータの実現に取り組んだ。第一に、NDN のパケット転送におけるボトルネックを CPU の命令パイプライン処理レベルで詳細に分析し、1) DRAM 上のフォワーディングテーブルへのアクセス待ち時間、2) キャッシュ置き換えの計算時間、が高速化を阻害する主な課題であることを明らかにした。第二に、課題 1) に対し、DRAM 上のデータへのアクセス待ち時間を隠ぺいする、ハッシュテーブルベースのフォワーディングテーブルデータのプリフェッチ手法を提案した。第三に、課題 2) に対し、人気度の低いコンテンツに対する不要な置き換え処理を回避する、軽量のキャッシュ挿入判別アルゴリズムを提案した。第四に、2 つの提案手法を具備した NDN ソフトウェアルータを実装し、フォワーディング速度が動作 CPU コア数の増加に対し線形に増加すること、および、約 4200 万パケット/秒のフォワーディング速度を単一の計算機上で実現できることを、実証した。最後に、2 つの提案手法により得られる効果として消費電力削減効果に着目し、NDN ソフトウェアルータの消費電力を実験的にモデル化することで、両手法が CPU の計算時間を削減することで NDN ソフトウェアルータの消費電力を削減できることを示した。</p>	

論文審査の結果の要旨及び担当者

氏 名 (武 政 淳 二)			
論文審査担当者	(職)	氏 名	
	主 査	教 授	長谷川 亨
	副 査	教 授	村田 正幸
	副 査	教 授	東野 輝夫
	副 査	教 授	松岡 茂登
	副 査	教 授	渡辺 尚

論文審査の結果の要旨

Named Data Networking (NDN) は、次世代インターネットアーキテクチャの一つであり、従来の提供できなかったマルチキャスト、移動、キャッシュを提供する有用なアーキテクチャである。ただし、NDNでは宛先として、データの名前を用いるため宛先数が多くなり、高速なパケット処理の実現が困難となっている。

本博士論文では、これに対して、汎用計算機を用いたソフトウェアルータを対象として、高速パケット処理を実現するアルゴリズムを提案している。提案と貢献は以下の通りである。

第一に、汎用計算機上で既存のNDNルータのパケット処理時間をインストラクションレベルで解析することにより、処理時間短縮には、メモリアクセス量を削減することではなく、CPUサイクル数を削減することが必須であることを明らかにした。さらに、増加させる主たる要因は、Forwarding Information Base (FIB) や Content Store (CS) などのデータ構造が、高速なSRAM装置に収容できないことであること、すなわち、DRAM装置のような低速なメモリ装置におけるアクセス時間が問題であることを明らかにした。

第二に、第一の貢献で明らかにした課題を、プリフェッチ技術を用いて解決した。具体的には、パケット転送用のデータ構造を大容量なDRAMに蓄積しておき、実際に必要になる前に、高速なCPUキャッシュにプリフェッチする手法を提案するとともに、NDNパケット処理に特化したプリフェッチ技術を設計した。具体的には、必要とするデータ構造のアドレスが決定した時点で、関連のない計算処理を行っている際に、アドレスが決定したデータ構造のDRAMからのプリフェッチと計算処理をオーバーラップすることで、DRAMへのアクセス時間を隠蔽している。特に、パケット受信時のCSのデータ構造のアクセス前に、関連しない計算処理が無いため、2つのパケットを連続して処理することで、この問題を解決した。実際に、提案したプリフェッチとハッシュ検索をベースとしたNDNパケット転送ソフトウェアをプロトタイプ開発し、その有効性を実証した。

第三に、NDNではキャッシュに蓄積したデータパケットを、新しいデータパケットに置き換える処理が重いことが、課題である。これに対して、ヒットする可能性の低いデータパケットを挿入しないキャッシュアドミッション方式を提案した。受信履歴をメモリ上に蓄積し、頻度の高いデータパケットだけを挿入することで、高いヒット率と低負荷で高速なキャッシュ処理を実現した。この第二、三の技術をプロトタイプ実装で評価した結果、マルチコアCPUプラットフォーム上で、20コアの増加に対して線形にパケット処理速度を向上させており、提案手法の有効性を実証した。20コアで 43.48 MPPS (Mega Packets per Second) のパケット転送速度を実現しており、既存の手法と比較して30%程度速度を向上させている。

本博士論文で取り扱う技術は、もののインターネット時代の膨大な数のデバイスを収容した次世代インターネットにおける、高速なソフトウェアルータの実現という課題に挑戦するものである。本博士論文では、膨大化するパケット転送用のデータ構造を低速なメモリ装置に蓄積しても、低速なメモリ装置からのアクセス時間を隠蔽することと、キャッシュへの無駄なデータパケット挿入を削減することで、課題を解決している。今後、インターネットでは、多数のデバイスを収容することが期待されており、ソフトウェアだけを用いた多数のデバイスを収容可能なインターネットに向けて、基礎的な成果を出している。以上のような理由から、本論文は博士 (情報科学) の学位論文として価値のあるものと認める。