



Title	先端微細CMOSデバイスにおける高性能化プロセスと微細領域の結晶性評価に関する研究
Author(s)	望月, 省吾
Citation	大阪大学, 2019, 博士論文
Version Type	VoR
URL	https://doi.org/10.18910/73492
rights	
Note	

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

論文内容の要旨

氏 名 (望 月 省 吾)	
論文題名	先端微細CMOSデバイスにおける高性能化プロセスと微細領域の結晶性評価に関する研究
論文内容の要旨	
近年の高度情報技術の進歩は、半導体大規模集積回（VLSI）技術によって支えられてきた。VLSIを構成している基本素子である金属-酸化膜-半導体電界効果トランジスタ（MOSFET）は定電界スケールリング則に従い年々急速に微細化され、その性能向上が達成されてきた。しかしながら、ゲート長が100 nmを下回るようになってくると、小さい値電圧の低下やゲート絶縁膜薄膜化によるトンネルリーク電流増加に代表される短チャネル効果等による寄生効果によって性能向上が妨げられることが明らかになった。その解決策としては、微細化によらない性能向上技術（歪みSiや歪みSiGe等の高移動度チャネル材料の採用）、ゲートによるチャネル制御の優れた3次元ゲート構造デバイスの適用、が有効である。このような新材料や新構造等、複数のテクノロジーブースターを組み合わせることで、近年、さらなる微細化が推し進められ、Si系MOSFETでは、個々の素子構造に対して精密で均一な結晶性を達成することが肝要になっている。特に、先端微細デバイス構造に特徴的な3次元構造体での結晶性制御技術が重要であり、そのためには、結晶成長プロセスにおける歪み・欠陥の導入機構を、ナノスケールのトランジスタサイズで評価し理解しなければならない。本論文では、先端微細デバイスに適用されるプロセス（結晶成長、イオン注入技術等）が与える微細領域における結晶性への影響の評価、また上記プロセスで作製された先端微細デバイス構造における結晶性の精密評価技術の確立を目的としている。第2章では、トランジスタ接合部において急峻なドーパントプロファイルを有する高歪みソース/ドレイン領域を実現するため、化学気相成長法によるPドーピングとクラスタCイオン注入/固層エピタキシャル成長による再結晶化プロセスを組み合わせた歪みSi:CP膜作製技術を提案し、その膜特性を評価した。低温Cイオン注入およびイオン注入工程数の削減により、結晶欠陥の導入を低減できることを示し、再結晶化熱処理条件によりPとCの活性化を制御する手法を開発した。同時に、C導入によりP拡散を抑制し、急峻なプロファイル（3 nm/decade）を形成することが可能となった。再結晶化低温アニールと極短時間高温レーザーアニール処理の組み合わせにより、低欠陥、低抵抗、低P拡散、高歪みSi:CP層の作製を実現した。また固層エピタキシャル成長技術を3次元Fin-shaped field effect transistor（FinFET）構造に適用し、チャネル部への引張歪み印加を実証するとともに、ブランケット膜との結晶成長機構の違いを議論した。第3章では、ソース/ドレイン領域に埋め込みSiGe構造（eSiGe）を有する平面バルクMOSFETデバイス構造を対象に、eSiGeストレッサ、およびゲート直下の歪みチャネルSiGe/Si領域の歪み・結晶性評価を行った。ゲート直下の歪みSiおよびeSiGe領域の歪みは、X線回折によって非破壊的に直接測定が可能であり、それはブランケット膜にみられる面内二軸応力印加状態とは異なる、デバイス構造特有の形態を有する。歪みは、ゲートピッチ、eSiGeリセス形状、Ge濃度に対応して変調され、解析的手法によるシミュレーションを基に、その大きさと分布の変調は、デバイススケールにおけるストレッサの形状、サイズ等の幾何学的効果の影響を受けることが明らかになった。また、プロセス工程を経る過程で導入される歪みSiおよびeSiGe内の欠陥も検出可能であることを実証した。第4章では、ナノスケール歪みSiGe fin構造における局所歪み、および格子変形の分布を定量的に評価した。fin構造形成によるSiGe中の応力状態の変化を明らかにするために、X線回折と透過型電子顕微鏡法に基づくナノビーム電子回折を併用した。SiGe fin内の応力状態が、横方向の面内歪みの弾性緩和のために、SiGe finのアスペクト比の関数として、二軸から一軸へ変化することがわかった。その応力状態の変化は、SiとSiGeの格子定数の相対的な差に依存するモデルに基づいた弾性変形機構に従う。さらに、SiGe fin端における歪み状態を高輝度放射光を用いた極微小領域のX線回折により評価した結果、SiGe fin端500 nm内の領域において、一軸応力状態から完全歪み緩和状態へと変化することが明らかになった。また、上記の物理的解析とデバイスの電気的特性評価の比較から、SiGe fin端部の歪み緩和によりデバイスの電気的特性が劣化することを確認した。この知見を基に、SiGe finを切断する加工をプロセスフローの下流で実施する手法およびS/D eSiGe構造を適用する手法を適用し、それによって、SiGe fin端部における局所歪みの緩和に起因する劣化効果が抑制されることを実証した。本研究においては、先端微細デバイス構造における3次元歪み分布・格子欠陥構造の解析を通して、ナノスケール立体構造に特有な結晶成長機構や歪み・欠陥導入機構を抽出した。デバイスにおける歪み・結晶性およびそれらの変調・緩和等のメカニズムは、サイズ、形状、材料種（組成）等に強く影響される。本研究は材料科学の観点から、半導体極微細デバイスを取り巻く最先端エレクトロニクス技術開発の一助となると考えられる。	

論文審査の結果の要旨及び担当者

氏 名 (望 月 省 吾)		
	(職)	氏 名
論文審査担当者	主 査	教 授 酒 井 朗
	副 査	教 授 中 村 芳 明
	副 査	教 授 浜 屋 宏 平

論文審査の結果の要旨

本論文には、半導体大規模集積回路の基本素子である金属-酸化膜-半導体電界効果トランジスタデバイス (MOSFET) の先端微細デバイスを対象とした結晶性の定量精密評価技術を開発し、それによって結晶成長やイオン注入等の作製プロセスがデバイス局所領域の結晶性へ与える影響を詳細に解明した研究成果がまとめられている。近年、当該デバイスの定電界スケールリング則に基づく性能向上が限界を迎えるなかで、微細化によらない性能向上技術、すなわち高移動度歪み系チャネル材料の採用、チャネル制御性の高い3次元ゲート構造の適用等が有望視されており、これらのテクノロジーブースターを複数組み合わせることで、さらなる微細化が推し進められている。こうした技術動向下においては、個々の素子構造に対して均一な結晶性を精密に制御することが肝要であり、新材料や新構造等、特に、先端微細デバイス構造に特徴的な3次元構造体に対する結晶性制御技術が重要である。この点を鑑み、本研究においては、第一に、トランジスタ接合部における急峻なドーパントプロファイルを有する高歪みソース/ドレイン領域を実現するため、イオン注入と固層エピタキシャル成長プロセスを組み合わせた歪みSi:CP膜作製技術が開発された。その膜特性の解析評価の結果、結晶欠陥導入の低減、PとCの活性化制御、C導入によるP拡散の抑制が実証され、これまでにない急峻なプロファイルが実現されている。第二に、ソース/ドレイン領域に埋め込みSiGe構造 (eSiGe) を有する平面バルクMOSFETデバイス構造が作製され、eSiGeストレッチャおよび歪みチャネルSiGe/Si領域の歪み・結晶性評価が行われた。X線回折を用いた非破壊かつ直接測定によって、面内二軸応力印加状態とは異なる、デバイス構造特有の歪み形態の検出に成功している。また、解析的シミュレーションを基に、歪みがゲートピッチ、eSiGeリセス形状、Ge濃度に対応して変調され、その変調の度合いが、ストレッチャの形状、サイズ等の幾何学的効果の影響を多分に受けることが明らかにされた。第三に、最先端の評価ツールであるナノビーム電子回折および高輝度放射光を用いた極微小領域のX線回折法が用いられ、歪みSiGe fin構造におけるナノスケール局所歪みと格子変形分布が定量的に評価された。SiGe finの応力状態が、SiとSiGeの格子定数差に依存する弾性変形機構に従い、アスペクト比の関数として二軸から一軸へ変化すること、SiGe fin端における歪み状態がfin端近傍で一軸応力状態から完全緩和状態へと変化することが新たに解明された。また、本研究では、これらの応力状態の変調に伴ってデバイスの電気的特性が劣化することを確認し、これに対して、結晶評価で得られた知見を基に特性劣化を抑制するプロセスを新規に適用し、実プロセスへのフィードバックに成功している。本論文は、半導体作製プロセスの背景にある学理に立ち返り、それを探求し、かつ材料科学の観点から、デバイスの結晶性制御へと結び付けた研究成果で成り立っており、次世代のCMOSデバイスの発展に充分に貢献する博士 (工学) の学位論文として価値あるものと認める。