



Title	パワーエレクトロニクス機器の高性能化のためのトポロジー最適化を用いた設計支援方法
Author(s)	野村, 勝也
Citation	大阪大学, 2019, 博士論文
Version Type	VoR
URL	https://doi.org/10.18910/73561
rights	
Note	

The University of Osaka Institutional Knowledge Archive : OUKA

<https://ir.library.osaka-u.ac.jp/>

The University of Osaka

論文内容の要旨

氏名 (野 村 勝 也)	
論文題名	パワーエレクトロニクス機器の高性能化のためのトポロジー最適化を用いた設計支援方法
論文内容の要旨	
<p>本論文では、パワーエレクトロニクス機器の高性能化に向け、パワー半導体デバイスおよびノイズフィルタ回路を対象に、トポロジー最適化を用いた設計支援方法を確立する目的で行った研究の成果をとりまとめた。本論文は以下の7章で構成した。</p> <p>第1章では、パワーエレクトロニクス機器の重要性と、高性能化のための設計支援方法の必要性を述べ、研究の目的とその取り組み方を示した。</p> <p>第2章では、まず、パワーエレクトロニクス機器の構成要素を示し、高性能化の指標である電力密度増加に向けた、パワー半導体デバイスとノイズフィルタ回路の設計支援の必要性を論じた。次に、設計課題として、パワー半導体デバイスの設計支援方法では新たなデバイス構造が創出されないことと、フィルタ回路の設計では勘と経験にもとづく試行錯誤が繰り返されることを指摘し、それらの課題がトポロジー最適化の活用により解決されうることを論じた。そして、トポロジー最適化の方法のうち、密度法がパワー半導体デバイスの不純物密度の最適化に適し、グレースケールフリートポロジー最適化法がフィルタ回路の導体パターンの最適化に適することを示した。さらに、回路の導体パターンを最適化する際には、開放と短絡の発生を防ぐための手法が必要となることを述べた。</p> <p>第3章では、パワー半導体デバイスの設計問題として、主デバイス部におけるオン抵抗-耐圧トレードオフ特性の向上と、周辺部における耐圧特性の向上を取り上げ、それらの設計の支援方法を提案して有効性を確認した。主デバイス部に対しては、不純物密度を設計変数として、新たなデバイス構造が創出されうる方法を構築した。また周辺部に対しては、イオン注入のドーズ量を設計変数に設定するとともに、ドーズ量のばらつきを考慮した定式化を行うことで、製造可能かつロバスト性の高い構造を導出できる方法を構築した。そして、主デバイス部であるp-nダイオードと、周辺部であるJTE構造を対象に最適化を行い、提案方法の有効性を確認した。</p> <p>第4章では、電気回路の導体パターン最適化において必要となる、開放短絡防止手法を提案した。まず、提案手法では、細い導体では電流が集中することに着眼し、最大電流密度を制約することで導体の幅を確保し開放を防ぐことと、電位差をもつ近接した導体間では電界が集中することに着眼し、最大電界強度を制約することで導体の間隔を確保し短絡を防ぐことを述べた。また、回路全体で開放と短絡を防止するための条件をグラフ理論にもとづき示した。そして、提案手法の有効性を検証するための例題である導体面積の最大化と最小化を行い、許容される断線と接続を妨げずに、開放と短絡を生じる許容されない断線と接続のみを防止できることを確認した。</p> <p>第5章では、ノイズフィルタ回路の導体パターン最適化方法を提案し、その有効性を確認するとともにフィルタ設計での活用方法について論じた。まず、段数の異なる3種類のフィルタに対し、開放短絡防止手法を用いることで、回路図で指定された結線を保ちつつノイズ減衰特性を向上できることを示した。また、支配的なノイズが異なる2種類のフィルタに対して最適化を行い、支配的なノイズに応じた適切な構造変化が生じることを確認した。そして、最適化による構造変化と性能変化の履歴から、支配的なノイズ要因の絞り込み、初期構造の改善の余地の把握、抜本的な設計変更の必要性の有無の判断といった、初期構造の改良のための指針が得られることを述べた。</p> <p>第6章では、ノイズフィルタ回路における性能悪化要因であるコンデンサの直列寄生インダクタンスを低減するための、導体のループ対を用いたインダクタンスキャンセル構造の設計にトポロジー最適化を適用した。まず、単一のループ対を持つ構造を対象に最適化を行い、寄生インダクタンスが異なる2種類の事例の両方において、最適化によって寄生インダクタンスが完全にキャンセルされる導体パターンが得られる計算を示した。また、4つのループ対をもつ構造を対象に最適化を行い、ディファレンシャルモードとコモンモードのノイズ減衰特性が最適化により共に向上することを、計算で示すとともに、得られた構造を作製して実験でも確認した。</p> <p>第7章では、本研究で得られた成果を総括した。</p>	

論文審査の結果の要旨及び担当者

氏 名 (野 村 勝 也)	
	(職) 氏 名
論文審査担当者	主 査 準教授 山崎 慎太郎
	副 査 教授 藤田 喜久雄
	副 査 教授 津島 将司
	副 査 教授 舟木 剛

論文審査の結果の要旨

本論文は、パワーエレクトロニクス機器の高性能化のために重要となる構成要素を対象に、その構造形態および形状を最適化して構成要素自体の性能を向上させ、これをもってパワーエレクトロニクス機器としての高性能化を実現する設計支援方法を論じたものである。本研究における学術的課題は、構造最適化の対象に特有の電磁気学的挙動を適切に考慮した上での設計対象の構造表現の方法、ならびに安定的に最適化を行うための目的関数と制約条件の設定方法にあり、これらについて、トポロジー最適化に基づく独自の枠組みを提案した上で、それらの意義や効果について数学的、電磁気学的観点からの検証を行っている。本研究で得られた主な成果は以下のとおりである。

(1) パワーエレクトロニクス機器の高性能化の指標である電力密度の向上のためには、パワー半導体デバイスとノイズフィルタ回路が重要な構成要素であることを論じるとともに、それらの構造の特徴に応じた構造最適化の方法を選択し、設計支援の基本的な考え方を示している。すなわち、密度法に基づくトポロジー最適化によりパワー半導体デバイスにおける半導体部の設計を有効に支援できることと、レベルセット法に基づくグレースケールフリートポロジー最適化によりノイズフィルタ回路における導体パターンの設計を有効に支援できることを示している。

(2) パワー半導体デバイスを対象とした設計支援方法を提案し、その有効性を確認している。具体的には、主デバイス部でのオン抵抗-耐圧トレードオフ特性の向上と、周辺部での耐圧性能の向上を目的とした最適化問題を定式化している。その際、耐圧性能を示す目的関数として耐圧値そのものではなく電界強度の最大値を設定することで、印加電圧についてのパラメトリック解析を不要としている。そして提案方法により、従来のパラメトリック最適化よりも優れた周辺部の構造を導出できることと、従来のパラメトリック最適化では不可能だった新たな主デバイスの構造の創出が可能であることを示している。

(3) 回路の導体パターンをトポロジー最適化する際に不可欠な、開放と短絡の発生を防止する方法を提案している。すなわち、導体の幾何学的な特徴と電流密度および電界強度の関係性に着目し、電流密度と電界強度に関する制約条件として定式化している。これにより、従来の幾何学的制約では不可能だった、開放と短絡を引き起こすトポロジーの変化のみを禁止し、それ以外のトポロジーの変化を許容する、設計対象に好適なトポロジー最適化を実現している。

(4) ノイズフィルタ回路を対象とした設計支援方法を提案し、その有効性を確認している。支配的なノイズが異なるノイズフィルタ回路にトポロジー最適化を行い、ノイズの要因に応じた適切な構造変化が生じてノイズ減衰特性が向上することを確認している。また、インダクタンスキャンセル構造を対象に最適化を行い、得られた導体パターンを実際に作製して最適化によるノイズ減衰特性の向上を実験的にも確認している。

以上のように、本論文は、パワーエレクトロニクス機器の高性能化のために重要な役割を果たす構成要素である、パワー半導体デバイスとノイズフィルタ回路を対象に、トポロジー最適化に基づく設計支援方法を提案して有効性を確認しており、各提案法についてはさらなる発展も期待できることから、一連の学術的成果はパワーエレクトロニクス機器の革新的な高性能化に向けた基盤となっていくことが期待できる。よって本論文は博士論文として価値あるものと認める。