このアイテムへのリンクには次のURLをご利用ください: https://hdl.handle.net/11094/27430

閲覧可能ファイル 

ファイル	フォーマット	サイズ	閲覧回数	利用開始日	説明
IEICE_J81-D1_1_28	pdf	757 KB	34	2014.04.11

論文情報

タイトル	共有メモリ型並列計算機上での正則な項書換え系の一実装法
	An Implementation of Orthogonal TRS on Multi-Processor Machine with Shared Memory
	キョウユウ　メモリガタ　ヘイレツ　ケイサンキジョウ　デノ　セイソクナ　コウ　カキカエケイ　ノ　イチジッソウホウ
著者	著者名 松石, 航也 マツイシ, コウヤ Matsuishi, Koya
	NRID 1000030314529 1000030314529 著者名 服部, 哲 ハットリ, サトシ Hattori, Satoshi
	NRID 1000070252632 1000070252632 著者名 岡野, 浩三 オカノ, コウゾウ Okano, Kozo
	NRID 1000080173144 1000080173144 著者名 東野, 輝夫 ヒガシノ, テルオ Higashino, Teruo
	NRID 1000000029513 1000000029513 著者名 谷口, 健一 タニグチ, ケンイチ Taniguchi, Kenichi
キーワード等	項書換え系
	正則
	共有メモリ型マルチプロセッサ
	マッチングオートマトン
抄録	本論文では，共有メモリをもつマルチプロセッサ上での正則な項書換え系の効率の良い一実装法を提案する．提案する方法では，(1)「eventually outermost書換え系列」に基づく書換え方法をとっていること，(2)有限状態機械をマッチングの際に用い，そこで得られた情報を次回以降のマッチングの際にマルチプロセッサ環境上で再利用していること，(3)多くの研究が特定のアーキテクチャに依存しているのに対し，特定のアーキテクチャに依存せず並列性を本質的に利用していること，等の特徴をもつ．提案する手法を評価するために並列項書換え過程を模倣するシミュレータを作成した．このシミュレータを用い，処理時間，CPU利用率の計測を行った．与えられた項が十分大きいときには提案する方法で効率良く書換えが実行されることが確かめられた．
出版者	電子情報通信学会
	The Institute of Electronics, Information and Communication Engineers
	デンシ　ジョウホウ　ツウシン　ガッカイ
収録物名	電子情報通信学会論文誌D
巻	J81-DI
号	1
開始ページ	28
終了ページ	37
刊行年月	1998-01-25
言語	日本語
ハンドルURL	https://hdl.handle.net/11094/27430
ISSN	09151915
NCID	AA11341020
関連情報 (references)	関連識別子 http://search.ieice.org/
アクセス権	open access
権利情報	Copyright © 1998 IEICE
出版タイプ	Version of Record
カテゴリ	学術雑誌論文 Journal Article

ホームへ戻る