共有メモリ型並列計算機上での正則な項書換え系の一実装法

松石, 航也; 服部, 哲; 岡野, 浩三; 東野, 輝夫; 谷口, 健一

このアイテムのアクセス数:52件（2021-01-17 00:04 集計）

このアイテムへのリンクには次のURLをご利用ください:http://hdl.handle.net/11094/27430

閲覧可能ファイル

ファイル	フォーマット	サイズ	閲覧回数	説明
IEICE_J81-D1_1_28	pdf	757 KB	23

論文情報

タイトル	共有メモリ型並列計算機上での正則な項書換え系の一実装法
別タイトル	An Implementation of Orthogonal TRS on Multi-Processor Machine with Shared Memory
タイトル (ヨミ)	キョウユウ　メモリガタ　ヘイレツ　ケイサンキジョウ　デノ　セイソクナ　コウ　カキカエケイ　ノ　イチジッソウホウ
著者	松石, 航也松石, 航也
	服部, 哲服部, 哲
	岡野, 浩三岡野, 浩三
	東野, 輝夫東野, 輝夫
	谷口, 健一谷口, 健一
著者の別表記	Matsuishi, Koya
	Hattori, Satoshi
	Okano, Kozo
	Higashino, Teruo
	Taniguchi, Kenichi
著者 (ヨミ)	マツイシ, コウヤ
	ハットリ, サトシ
	オカノ, コウゾウ
	ヒガシノ, テルオ
	タニグチ, ケンイチ
キーワード等	項書換え系
	正則
	共有メモリ型マルチプロセッサ
	マッチングオートマトン
抄録	本論文では，共有メモリをもつマルチプロセッサ上での正則な項書換え系の効率の良い一実装法を提案する．提案する方法では，(1)「eventually outermost書換え系列」に基づく書換え方法をとっていること，(2)有限状態機械をマッチングの際に用い，そこで得られた情報を次回以降のマッチングの際にマルチプロセッサ環境上で再利用していること，(3)多くの研究が特定のアーキテクチャに依存しているのに対し，特定のアーキテクチャに依存せず並列性を本質的に利用していること，等の特徴をもつ．提案する手法を評価するために並列項書換え過程を模倣するシミュレータを作成した．このシミュレータを用い，処理時間，CPU利用率の計測を行った．与えられた項が十分大きいときには提案する方法で効率良く書換えが実行されることが確かめられた．
公開者	電子情報通信学会
公開者の別表記	The Institute of Electronics, Information and Communication Engineers
公開者 (ヨミ)	デンシ　ジョウホウ　ツウシン　ガッカイ
掲載誌名	電子情報通信学会論文誌D
巻	J81-DI
号	1
開始ページ	28
終了ページ	37
刊行年月	1998-01-25
ISSN	09151915
NCID	AA11341020
URL	http://hdl.handle.net/11094/27430
関連情報 (references)	http://search.ieice.org/
権利情報	Copyright © 1998 IEICE
言語	日本語
カテゴリ	学術雑誌論文 Journal Article

著者版フラグ	publisher
NII資源タイプ	学術雑誌論文
ローカル資源タイプ	学術雑誌論文
dcmi資源タイプ	text
DCTERMS.bibliographicCitation	電子情報通信学会論文誌D.J81-DI(1) P.28-P.37
DC.title	共有メモリ型並列計算機上での正則な項書換え系の一実装法
DCTERMS.alternative	An Implementation of Orthogonal TRS on Multi-Processor Machine with Shared Memory
DC.creator	松石, 航也
	服部, 哲
	岡野, 浩三
	東野, 輝夫
	谷口, 健一
DC.creator	Matsuishi, Koya
	Hattori, Satoshi
	Okano, Kozo
	Higashino, Teruo
	Taniguchi, Kenichi
DC.publisher	電子情報通信学会
DC.language" scheme="DCTERMS.RFC1766	日本語
DCTERMS.issued" scheme="DCTERMS.W3CDTF	1998-01-25
DC.identifier" scheme="DCTERMS.URI	http://hdl.handle.net/11094/27430
DC.subject	項書換え系
	正則
	共有メモリ型マルチプロセッサ
	マッチングオートマトン
DCTERMS.abstract	本論文では，共有メモリをもつマルチプロセッサ上での正則な項書換え系の効率の良い一実装法を提案する．提案する方法では，(1)「eventually outermost書換え系列」に基づく書換え方法をとっていること，(2)有限状態機械をマッチングの際に用い，そこで得られた情報を次回以降のマッチングの際にマルチプロセッサ環境上で再利用していること，(3)多くの研究が特定のアーキテクチャに依存しているのに対し，特定のアーキテクチャに依存せず並列性を本質的に利用していること，等の特徴をもつ．提案する手法を評価するために並列項書換え過程を模倣するシミュレータを作成した．このシミュレータを用い，処理時間，CPU利用率の計測を行った．与えられた項が十分大きいときには提案する方法で効率良く書換えが実行されることが確かめられた．
DC.rights	Copyright © 1998 IEICE
citation_title	共有メモリ型並列計算機上での正則な項書換え系の一実装法
citation_author	松石, 航也
	服部, 哲
	岡野, 浩三
	東野, 輝夫
	谷口, 健一
citation_publisher	電子情報通信学会
citation_language	日本語
citation_date	1998-01-25
citation_journal_title	電子情報通信学会論文誌D
citation_volume	J81-DI
citation_issue	1
citation_firstpage	28
citation_lastpage	37
citation_issn	09151915
citation_public_url	http://hdl.handle.net/11094/27430
citation_keywords	項書換え系
	正則
	共有メモリ型マルチプロセッサ
	マッチングオートマトン

閲覧可能ファイル

論文情報

論文詳細を表示