このアイテムへのリンクには次のURLをご利用ください: https://hdl.handle.net/11094/27445

閲覧可能ファイル 

ファイル	フォーマット	利用条件	サイズ	閲覧回数	利用開始日	説明
itr110_169_35	pdf	なし	664 KB	36	2014.04.11

論文情報

ファイル出力

タイトル	実時間システムを対象としたCEGARによる抽象洗練の並列化手法
	Reachability Analysis for Timed Systems using Parallel Processing
	ジツジカン　システム　ヲ　タイショウ　ト　シタ　CEGAR　ニ　ヨル　チュウショウ　センレン　ノ　ヘイレツカ　シュホウ
著者	著者名 田中, 俊彰 ; タナカ, トシアキ ; Tanaka, Toshiaki
	著者名 長岡, 武志 ; ナガオカ, タケシ ; Nagaoka, Takeshi
	NRID 1000070252632 1000070252632 著者名 岡野, 浩三 ; オカノ, コウゾウ ; Okano, Kozo
	NRID 1000030234438 1000030234438 researchmap permalink read0013799 read0013799 Scopus Author ID 7102741360 7102741360 著者名 楠本, 真二 ; クスモト, シンジ ; Kusumoto, Shinji
キーワード等	時間オートマトン
	モデル検査
	CEGAR
	並列処理
	Timed Automaton
	Model Checking
	Parallel Processing
抄録	時間オートマトンのCEGARを用いた到達可能性解析を行う手法について,高速化に関する技法を提案する.本稿では,初期抽象を行ったモデルに対して複数の反例を生じさせ、反例による洗練結果を統合することにより,より高速な解析手法を提案する.また,提案した手法に対して並列計算機を用いた評価実験を行い,その台数効果による速度向上が行われているかを調べた.その結果,例では台数効果があることを確認した.
	This report proposes efficient parallel processing of reachability analysis for timed automaton. Our research group has already proposed CEGAR loop for timed automaton. The report proposes parallel processing version of the CEGAR loop. The new version performs in parallel model checking with different parameters and the master mode synthesizes multiple counter examples generated by workers and refines the model. We have prototyped a tool and performed experiments. We found that some of the results show the efficiency of the proposed parallel processing.
出版者	電子情報通信学会
	The Institute of Electronics, Information and Communication Engineers
	デンシ　ジョウホウ　ツウシン　ガッカイ
収録物名	電子情報通信学会技術研究報告. SS, ソフトウェアサイエンス
巻(号)	110(169)
ページ	35-40
刊行年月	2010-07-29
言語	日本語
ハンドルURL	https://hdl.handle.net/11094/27445
PISSN	09135685
NCID	AN10013287
アクセス権	open access
権利情報	Copyright © 2010 IEICE
	本文データはCiNiiから複製したものである
出版タイプ	Version of Record
カテゴリ	学術雑誌論文 Journal Article

ホームへ戻る