An offset distribution modification technique of stochastic flash ADC

Asano, Tomohiro; Hirai, Yusaku; Tani, Sadahiro et al.

IEICE Electronics Express, 2016, 13(6), 1-10

アクセス数:839件（2025-08-15 07:42 集計）

固定URL: https://hdl.handle.net/11094/55419

閲覧可能ファイル 

ファイル フォーマット 利用条件 サイズ 閲覧回数 利用開始日 説明 information
IEICE Electronics Express_13_6_1 pdf なし 3.33 MB 310 2016.04.01 出版社版/publisher  

論文情報

ファイル出力 EndNote Basic出力 Mendeley出力

タイトル
An offset distribution modification technique of stochastic flash ADC
著者
著者名
Asano, Tomohiro
著者名
Hirai, Yusaku
著者名
Tani, Sadahiro
著者名
Yano, Shinya
著者名
Jo, Ikkyun
NRID
1000080324820 1000080324820
ORCID
0000-0003-3876-2679 0000-0003-3876-2679
researchmap permalink
read0068628 read0068628
Scopus Author ID
7402741552 7402741552
著者名
Matsuoka, Toshimasa
キーワード等
stochastic flash ADC
comparator
mismatch
CMOS
genetic　algorithm
抄録
A new non-linearity reduction technique for stochastic flash ADC (SF-ADC) is proposed, focusing on distribution of comparator input-referred offsets. The SF-ADC test chip fabricated in a 130-nm CMOS process demonstrated the proposed technique can improve SNDR. In addition, the digital re-quantization also can improve the linearity more, where quantization level and fractional correction can be optimized using genetic algorithm.
出版者
電子情報通信学会
The Institute of Electronics, Information and Communication Engineers
デンシ　ジョウホウ　ツウシン　ガッカイ
収録物名
IEICE Electronics Express
巻(号)
13(6)
ページ
1-10
刊行年月
2016
言語
英語
ハンドルURL
https://hdl.handle.net/11094/55419
eISSN
13492543
関連情報 (isIdenticalTo)
DOI (出版社版)
https://doi.org/10.1587/elex.13.20160115
アクセス権
open access
権利情報
Copyright © 2016 by The Institute of Electronics, Information and Communication Engineers
出版タイプ
Version of Record
カテゴリ
学術雑誌論文 Journal Article