Error Models and Fault-Secure Scheduling in Multiprocessor Systems

このアイテムのアクセス数:24件（2020-11-28 23:28 集計）

このアイテムへのリンクには次のURLをご利用ください:http://hdl.handle.net/11094/27256

ファイル	フォーマット	サイズ	閲覧回数	説明
IEICE_E84-D_5_635	pdf	1.93 MB	55

タイトル	Error Models and Fault-Secure Scheduling in Multiprocessor Systems
著者	Hashimoto, Koji Hashimoto, Koji
	Tsuchiya, Tatsuhiro Tsuchiya, Tatsuhiro
	Kikuno, Tohru Kikuno, Tohru
キーワード等	multiprocessors
	fault-secure scheduling
	task graphs
	error models
	tests
公開者	電子情報通信学会
公開者の別表記	The Institute of Electronics, Information and Communication Engineers
公開者 (ヨミ)	デンシ　ジョウホウ　ツウシン　ガッカイ
掲載誌名	IEICE transactions on information and systems
巻	E84-D
号	5
開始ページ	635
終了ページ	650
刊行年月	2001-05-01
ISSN	09168532
NCID	AA10826272
URL	http://hdl.handle.net/11094/27256
関連情報 (references)	http://search.ieice.org/
権利情報	Copyright © 2001 The Institute of Electronics, Information and Communication Engineers
言語	英語
カテゴリ	学術雑誌論文 Journal Article

著者版フラグ	publisher
NII資源タイプ	学術雑誌論文
ローカル資源タイプ	学術雑誌論文
dcmi資源タイプ	text
DCTERMS.bibliographicCitation	IEICE transactions on information and systems.E84-D(5) P.635-P.650
DC.title	Error Models and Fault-Secure Scheduling in Multiprocessor Systems
DC.creator	Hashimoto, Koji
	Tsuchiya, Tatsuhiro
	Kikuno, Tohru
DC.publisher	電子情報通信学会
DC.language" scheme="DCTERMS.RFC1766	英語
DCTERMS.issued" scheme="DCTERMS.W3CDTF	2001-05-01
DC.identifier" scheme="DCTERMS.URI	http://hdl.handle.net/11094/27256
DC.subject	multiprocessors
	fault-secure scheduling
	task graphs
	error models
	tests
DC.rights	Copyright © 2001 The Institute of Electronics, Information and Communication Engineers
citation_title	Error Models and Fault-Secure Scheduling in Multiprocessor Systems
citation_author	Hashimoto, Koji
	Tsuchiya, Tatsuhiro
	Kikuno, Tohru
citation_publisher	電子情報通信学会
citation_language	英語
citation_date	2001-05-01
citation_journal_title	IEICE transactions on information and systems
citation_volume	E84-D
citation_issue	5
citation_firstpage	635
citation_lastpage	650
citation_issn	09168532
citation_public_url	http://hdl.handle.net/11094/27256
citation_keywords	multiprocessors
	fault-secure scheduling
	task graphs
	error models
	tests