このアイテムへのリンクには次のURLをご利用ください: https://hdl.handle.net/11094/27256

閲覧可能ファイル 

ファイル	フォーマット	利用条件	サイズ	閲覧回数	利用開始日	説明
IEICE_E84-D_5_635	pdf	なし	1.93 MB	83	2014.04.03

論文情報

ファイル出力

タイトル	Error Models and Fault-Secure Scheduling in Multiprocessor Systems
著者	NRID 1000080305309 1000080305309 著者名 Hashimoto, Koji
	NRID 1000030283740 1000030283740 ORCID 0000-0002-3329-9235 0000-0002-3329-9235 researchmap permalink tatsuhirotsuchiya72 tatsuhirotsuchiya72 Scopus Author ID 7403030658 7403030658 著者名 Tsuchiya, Tatsuhiro
	NRID 1000050093745 1000050093745 著者名 Kikuno, Tohru
キーワード等	multiprocessors
	fault-secure scheduling
	task graphs
	error models
	tests
出版者	電子情報通信学会
	The Institute of Electronics, Information and Communication Engineers
	デンシ　ジョウホウ　ツウシン　ガッカイ
収録物名	IEICE transactions on information and systems
巻(号)	E84-D(5)
ページ	635-650
刊行年月	2001-05-01
言語	英語
ハンドルURL	https://hdl.handle.net/11094/27256
PISSN	09168532
NCID	AA10826272
関連情報 (references)	URI http://search.ieice.org/
アクセス権	open access
権利情報	Copyright © 2001 The Institute of Electronics, Information and Communication Engineers
出版タイプ	Version of Record
カテゴリ	学術雑誌論文 Journal Article

ホームへ戻る