VLSI回路の面積と計算時間の複雑さに関する研究

このアイテムのアクセス数:136件（2018-10-16 00:14 集計）

このアイテムへのリンクには次のURLをご利用ください:http://hdl.handle.net/11094/659

ファイル	フォーマット	サイズ	閲覧回数	説明
06061_要旨	pdf	168 KB	31	要旨/Abstract
06061_論文	pdf	5.24 MB	37	論文/Dissertation

タイトル	VLSI回路の面積と計算時間の複雑さに関する研究
タイトル (ヨミ)	VLSIカイロノメンセキトケイサンジカンノフクザツサニカンスルケンキュウ
著者	和田, 幸一和田, 幸一
著者の別表記	Wada, Kouichi
著者 (ヨミ)	ワダ, コウイチ
著者所属研究科	基礎工学
専攻	物理系
学位名	工学博士
学位授与年月日	1983-03-25
学位授与機関	大阪大学
学位授与番号	14401甲第02971号
学位記番号	06061
URL	http://hdl.handle.net/11094/659
言語	日本語

著者版フラグ	ETD
NII資源タイプ	学位論文
ローカル資源タイプ	博士論文本文あり
ローカル資源タイプ	博士論文
dcmi資源タイプ	text
DC.title	VLSI回路の面積と計算時間の複雑さに関する研究
DC.creator	和田, 幸一
DC.creator	Wada, Kouichi
DC.language" scheme="DCTERMS.RFC1766	日本語
DC.identifier" scheme="DCTERMS.URI	http://hdl.handle.net/11094/659
DCTERMS.issued" scheme="DCTERMS.W3CDTF	1983-03-25
citation_title	VLSI回路の面積と計算時間の複雑さに関する研究
citation_author	和田, 幸一
citation_language	日本語
citation_public_url	http://hdl.handle.net/11094/659
citation_date	1983-03-25