共有メモリ型並列計算機上での正則な項書換え系の一実装法

松石, 航也; 服部, 哲; 岡野, 浩三 他

電子情報通信学会論文誌D, 1998, J81-DI(1), 28-37

Number of Access:710（2025-08-31 12:57 Counts）

Identifier to cite or link to this item: https://hdl.handle.net/11094/27430

Link to primary information 

File Format Terms of use Size Views Date.Available Description information
IEICE_J81-D1_1_28 pdf None 757 KB 74 2014.04.11  

Item Information

Output File Export EndNote Basic Export Mendeley

Title
共有メモリ型並列計算機上での正則な項書換え系の一実装法
An Implementation of Orthogonal TRS on Multi-Processor Machine with Shared Memory
キョウユウ　メモリガタ　ヘイレツ　ケイサンキジョウ　デノ　セイソクナ　コウ　カキカエケイ　ノ　イチジッソウホウ
Creator
CreatorName
松石, 航也 ; マツイシ, コウヤ ; Matsuishi, Koya
NRID
1000030314529 1000030314529
CreatorName
服部, 哲 ; ハットリ, サトシ ; Hattori, Satoshi
NRID
1000070252632 1000070252632
CreatorName
岡野, 浩三 ; オカノ, コウゾウ ; Okano, Kozo
NRID
1000080173144 1000080173144
researchmap permalink
teruo.higashino teruo.higashino
Scopus Author ID
7005648670 7005648670
CreatorName
東野, 輝夫 ; ヒガシノ, テルオ ; Higashino, Teruo
NRID
1000000029513 1000000029513
CreatorName
谷口, 健一 ; タニグチ, ケンイチ ; Taniguchi, Kenichi
Subject
項書換え系
正則
共有メモリ型マルチプロセッサ
マッチングオートマトン
Abstract
本論文では，共有メモリをもつマルチプロセッサ上での正則な項書換え系の効率の良い一実装法を提案する．提案する方法では，(1)「eventually outermost書換え系列」に基づく書換え方法をとっていること，(2)有限状態機械をマッチングの際に用い，そこで得られた情報を次回以降のマッチングの際にマルチプロセッサ環境上で再利用していること，(3)多くの研究が特定のアーキテクチャに依存しているのに対し，特定のアーキテクチャに依存せず並列性を本質的に利用していること，等の特徴をもつ．提案する手法を評価するために並列項書換え過程を模倣するシミュレータを作成した．このシミュレータを用い，処理時間，CPU利用率の計測を行った．与えられた項が十分大きいときには提案する方法で効率良く書換えが実行されることが確かめられた．
Publisher
電子情報通信学会
The Institute of Electronics, Information and Communication Engineers
デンシ　ジョウホウ　ツウシン　ガッカイ
Source Title
電子情報通信学会論文誌D
Volume (Issue)
J81-DI(1)
Page
28-37
Date of Issued
1998-01-25
Language
Japanese
Handle URL
https://hdl.handle.net/11094/27430
PISSN
09151915
NCID
AA11341020
Relation.references
URI
http://search.ieice.org/
Access Rights
open access
CopyRight
Copyright © 1998 IEICE
oaire:version
Version of Record
Category
学術雑誌論文 Journal Article