An MTTF-aware Design and Post-Silicon Validation Methodology for Adaptive Voltage Scaling

このアイテムのアクセス数:64件（2020-10-30 11:24 集計）

このアイテムへのリンクには次のURLをご利用ください:https://doi.org/10.18910/72583

このアイテムへのリンクには次のURLをご利用ください:http://hdl.handle.net/11094/72583

ファイル	フォーマット	サイズ	閲覧回数	説明
30580_Abstract	pdf	182 KB	15
30580_Dissertation	pdf	1.65 MB	13

タイトル	An MTTF-aware Design and Post-Silicon Validation Methodology for Adaptive Voltage Scaling
別タイトル	適応的電圧制御に向けたMTTF考慮設計と製造後テスト手法
タイトル (ヨミ)	テキオウテキデンアツセイギョニムケタエムティーティーエフコウリョセッケイトセイゴウゴテストシュホウ
著者	増田, 豊増田, 豊
著者 (ヨミ)	マスダ, ユタカ
内容	This paper is based on “MTTF-Aware Design Methodology of Adaptively Voltage Scaled Circuit with Timing Error Predictive Flip-Flop”[1], by the same authors, which appeared in the Proceedings of The IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, Copyright(C)2019 IEICE. The material in this paper was presented in part at The IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, and all the figures of this paper are reused from [1] under the permission of the IEICE.
著者所属研究科	情報科学
専攻	情報システム工学
学位名	博士（情報科学）
学位授与年月日	2019-03-25
学位授与機関	大阪大学
学位授与番号	14401甲第20294号
学位記番号	30580
URL	http://hdl.handle.net/11094/72583
権利情報	Copyright(C)2019 IEICE
言語	英語
DOI	info:doi/10.18910/72583
カテゴリ	博士論文本文あり / 情報科学研究科 / 2018年度
カテゴリ	博士論文 / 情報科学研究科 / 2018年度

著者版フラグ	ETD
NII資源タイプ	学位論文
ローカル資源タイプ	博士論文本文あり
ローカル資源タイプ	博士論文
dcmi資源タイプ	text
DC.title	An MTTF-aware Design and Post-Silicon Validation Methodology for Adaptive Voltage Scaling
DCTERMS.alternative	適応的電圧制御に向けたMTTF考慮設計と製造後テスト手法
DC.creator	増田, 豊
DC.language" scheme="DCTERMS.RFC1766	英語
DC.identifier" scheme="DCTERMS.URI	http://hdl.handle.net/11094/72583
DC.description	This paper is based on “MTTF-Aware Design Methodology of Adaptively Voltage Scaled Circuit with Timing Error Predictive Flip-Flop”[1], by the same authors, which appeared in the Proceedings of The IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, Copyright(C)2019 IEICE. The material in this paper was presented in part at The IEICE TRANSACTIONS on Fundamentals of Electronics, Communications and Computer Sciences, and all the figures of this paper are reused from [1] under the permission of the IEICE.
DCTERMS.issued" scheme="DCTERMS.W3CDTF	2019-03-25
DC.rights	Copyright(C)2019 IEICE
DC.identifier	info:doi/10.18910/72583
citation_title	An MTTF-aware Design and Post-Silicon Validation Methodology for Adaptive Voltage Scaling
citation_author	増田, 豊
citation_language	英語
citation_public_url	http://hdl.handle.net/11094/72583
citation_date	2019-03-25
citation_doi	info:doi/10.18910/72583