広い入力ビットレート範囲をもつクロックリカバリ回路

井田, 司; 田中, 智之; 中尾, 賢 他

電子情報通信学会論文誌C, 2008, J91-C(6), 349-356

Number of Access:1,004（2025-08-14 02:27 Counts）

Identifier to cite or link to this item: https://hdl.handle.net/11094/51666

Link to primary information 

File Format Terms of use Size Views Date.Available Description information
IEICETrans_CJ91-C_6_349 pdf None 850 KB 544 2015.05.28  

Item Information

Output File Export EndNote Basic Export Mendeley

Title
広い入力ビットレート範囲をもつクロックリカバリ回路
Clock Recovery Circuit with Wideband Input Bitrate Range
ヒロイ　ニュウリョク　ビットレート　ハンイ　ヲ　モツ　クロック　リカバリ　カイロ
Creator
CreatorName
井田, 司 ; イダ, ツカサ ; Ida, Tsukasa
CreatorName
田中, 智之 ; タナカ, トモユキ ; Tanaka, Tomoyuki
CreatorName
中尾, 賢 ; ナカオ, サトシ ; Nakao, Satoshi
NRID
1000080324820 1000080324820
ORCID
0000-0003-3876-2679 0000-0003-3876-2679
researchmap permalink
read0068628 read0068628
Scopus Author ID
7402741552 7402741552
CreatorName
松岡, 俊匡 ; マツオカ, トシマサ ; Matsuoka, Toshimasa
NRID
1000020192180 1000020192180
CreatorName
谷口, 研二 ; タニグチ, ケンジ ; Taniguchi, Kenji
Subject
クロックリカバリ回路
オーバサンプリング
PFD
clock recovery circuit
oversampling
PFD
Abstract
PFD（Phase/Frequency Detector）をVCOの出力クロックで駆動させ，VCOの出力周波数が入力ビットレートの一定倍率となるように制御する広帯域のクロックリカバリ回路を提案する．最大連続同符号長が既知の信号列において，PFDでは入力信号の連続同符号長を検知して，擬似ロックの発生を抑止する．提案回路の非理想性はOSR（Over-Sampling Ratio）と最大連続同符号長で決定され，OSRが高いほど絶対位相誤差が改善され，最大連続同符号長が大きいほど正常通信のために許容されるジッタ生成の条件は厳しくなる．数値シミュレーションの結果，OSR=10のとき，ビットレートが100 k～10 Mbit/sの入力信号に対して，VCOの初期周波数が10 kHz，200 MHzのそれぞれにおいて，擬似ロックを生じることなく正常にロックすることを確認した．
We propose a clock recovery circuit covering a wide range of input bitrate. The circuit implements VCO osillating at the input bitrate multiplied by OSR (over-sampling ratio) and PFD (phase/frequency detector) driven at the VCO clock rate. Under the data sequence with a given maximum CID (Consecutive Identical Digits) length, simulation results proved that the PFD to monitor CID length prevents the circuit from locking at a false frequency. Maximum CID length and OSR causes nonidealities of the circuit, where higher OSR leads to better maximum absolute phase error and higher maximum CID length demands smaller allowable jitter generation. Numerical simulation revealed that the proposed circuit locks at the frequcency associated with input bitrate of 100 k 〜10 Mbit/s even if the initial frequencies of the VCO are far from the final locked one.
Publisher
電子情報通信学会
The Institute of Electronics, Information and Communication Engineers
デンシ　ジョウホウ　ツウシン　ガッカイ
Source Title
電子情報通信学会論文誌C
Volume (Issue)
J91-C(6)
Page
349-356
Date of Issued
2008-06
Language
Japanese
Handle URL
https://hdl.handle.net/11094/51666
PISSN
13452827
eISSN
18810217
NCID
AA11412446
Relation.references
URI
https://search.ieice.org/
Access Rights
open access
CopyRight
copyright©2008 IEICE
oaire:version
Version of Record
Category
学術雑誌論文 Journal Article