入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討

大倉, 鉄郎; 大倉, 俊介; 松岡, 俊匡 他

電子情報通信学会論文誌C, 2012, J95-C(7), 131-138

Number of Access:385（2025-05-06 12:59 Counts）

Identifier to cite or link to this item: https://hdl.handle.net/11094/51668

Link to primary information 

File Format Terms of use Size Views Date.Available Description information
IEICETrans_CJ95-C_7_131 pdf None 883 KB 248 2015.05.28  

Item Information

Output File Export EndNote Basic Export Mendeley

Title
入出力相互コンダクタンス及び位相補償容量を可変とする可変利得増幅器の低消費電力化に関する検討
A Low Power Technique for Programmable Gain Amplifier with Controllable input/output Transconductance and Compensation Capacitor
ニュウシュツリョク　ソウゴ　コンダクタンス　オヨビ　イソウ　ホショウ　ヨウリョウ　ヲ　カヘン　ト　スル　カヘン　リトク　ゾウフクキ　ノ　テイショウヒ　デンリョクカ　二　カンスル　ケントウ
Creator
CreatorName
大倉, 鉄郎 ; オオクラ, テツロウ ; Okura, Tetsuro
CreatorName
大倉, 俊介 ; オオクラ, シュンスケ ; Okura, Shunsuke
NRID
1000080324820 1000080324820
ORCID
0000-0003-3876-2679 0000-0003-3876-2679
researchmap permalink
read0068628 read0068628
Scopus Author ID
7402741552 7402741552
CreatorName
松岡, 俊匡 ; マツオカ, トシマサ ; Matsuoka, Toshimasa
NRID
1000020192180 1000020192180
CreatorName
谷口, 研二 ; タニグチ, ケンジ ; Taniguchi, Kenji
Subject
可変利得増幅器
可変相互コンダクタンス
可変位相補償容量
スイッチトキャパシタ
低消費電力
programmable gain amplifier (PGA)
programmable transconductance
programmable compensation capacitor
switched-capacitor
low-power
Abstract
2段構成演算増幅器を用いたスイッチトキャパシタ型可変利得増幅器(PGA：Programmable Gain Amplifier)の低消費電力化手法を提案する．演算増幅器の入力相互コンダクタンスと位相補償容量をPGAの利得に応じて制御し，更に，出力相互コンダクタンスも可変にすることで，高い電力効率で全利得に対して帯域と安定性を満たす可変利得増幅器を実現した．0.25 μm CMOSプロセスを用い動作速度が40 MSps，利得幅が0～30 dBのPGAを設計した．シミュレーション結果より，可変利得増幅器の消費電流はPGAの利得に応じて，最大で28.6 mA，最小で11.0 mAとなった．また，出力換算ノイズの二乗平均平方根(RMS)は同様に最大で2.2 mVrms，最小で133.6 μVrmsとなった．
We propposed a novel low-power programmable gain amplifier (PGA) consisting of switched capacitor circuit. The input transconductance, output transconductance and compensation capacitors are programed in order to keep both the bandwidth and the phase margin constant over a wide gain range. A 40 MSps PGA with 0 dB to 30 dB gain range is designed with 0.25 µm CMOS process, where simulated results show the minimum and maximum current consumption to be 11.0 mA and 28.6 mA respectively depending on PGA gain. Similarly, the minimum and maximum output referred RMS (Root Mean Square) noise voltages are 133.6 µVrms and 2.2 mVrms respectively.
Publisher
電子情報通信学会
The Institute of Electronics, Information and Communication Engineers
デンシ　ジョウホウ　ツウシン　ガッカイ
Source Title
電子情報通信学会論文誌C
Volume (Issue)
J95-C(7)
Page
131-138
Date of Issued
2012-07
Language
Japanese
Handle URL
https://hdl.handle.net/11094/51668
PISSN
13452827
eISSN
18810217
NCID
AA11412446
Relation.references
URI
https://search.ieice.org/
Access Rights
open access
CopyRight
copyright©2012 IEICE
oaire:version
Version of Record
Category
学術雑誌論文 Journal Article