MOSFETのマッチング特性の高精度評価のためのテスト回路

清水, 由幸; 中村, 光男; 松岡, 俊匡 他

電子情報通信学会論文誌C, 2003, J86-C(7), 726-733

Number of Access:506（2025-08-14 04:33 Counts）

Identifier to cite or link to this item: https://hdl.handle.net/11094/51698

Link to primary information 

File Format Terms of use Size Views Date.Available Description information
IEICETrans_CJ86-C_7_726 pdf None 604 KB 3,846 2015.05.28  

Item Information

Output File Export EndNote Basic Export Mendeley

Title
MOSFETのマッチング特性の高精度評価のためのテスト回路
Test Structure for Presise Measurement of MOSFET's Matching Properties
MOSFET　ノ　マッチング　トクセイ　ノ　コウセイド　ヒョウカ　ノ　タメ　ノ　テスト　カイロ
Creator
CreatorName
清水, 由幸 ; Shimizu, Yoshiyuki
CreatorName
中村, 光男 ; Nakamura, Mitsuo
NRID
1000080324820 1000080324820
ORCID
0000-0003-3876-2679 0000-0003-3876-2679
researchmap permalink
read0068628 read0068628
Scopus Author ID
7402741552 7402741552
CreatorName
松岡, 俊匡 ; Matsuoka, Toshimasa
NRID
1000020192180 1000020192180
CreatorName
谷口, 研二 ; Taniguchi, Kenji
Subject
MOSFET
チップ内ばらつき
しきい値電圧
トランスコンダクタンス
ケルビン法
Abstract
チップ内におけるMOSFETのマッチング特性を高精度に評価する回路を設計した．この回路は，アレー状に配置された測定対象となる10,000個以上のMOSFETと，測定時にその中から任意の1素子を選択するための周辺回路とから構成されている．アレー内のすべてのMOSFETに同一バイアスを与えることを可能にするために，電極と測定対象のMOSFET間に存在するスイッチ抵抗，配線抵抗などの回路の寄生抵抗の影響を，ケルビン法による測定を回路内に組み込むことで除去している．この回路により，1チップ内におけるMOSFETのしきい値電圧とトランスコンダクタンスのばらつきに関して統計的なデータを得ることに成功した．
Publisher
電子情報通信学会
The Institute of Electronics, Information and Communication Engineers
デンシ　ジョウホウ　ツウシン　ガッカイ
Source Title
電子情報通信学会論文誌C
Volume (Issue)
J86-C(7)
Page
726-733
Date of Issued
2003-07
Language
Japanese
Handle URL
https://hdl.handle.net/11094/51698
PISSN
13452827
NCID
AA11412446
Relation.references
URI
https://search.ieice.org/
Access Rights
open access
CopyRight
copyright©2003 IEICE
oaire:version
Version of Record
Category
学術雑誌論文 Journal Article